特許

J-GLOBAL ID：201003083591224998

駆動トランジスタ制御回路

発明者： 黒田 隆雄
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 特許業務法人 サトー国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-187095
公開番号（公開出願番号）：特開2010-028427
出願日： 2008年07月18日
公開日（公表日）： 2010年02月04日
要約：

【課題】より簡単な構成でスイッチングノイズの発生を抑制できる駆動トランジスタ制御回路を提供する。【解決手段】FET2に対して並列に小サイズのFET3を接続し、導通制御回路14を、FET2をオンさせる場合はFET3を先にオンさせ、FET2をオフさせる場合にはFET3を後にオフにさせるように構成する。【選択図】図1

請求項（抜粋）：

電源とグランドとの間に、負荷と直列に接続される電圧制御型駆動トランジスタのオンオフを制御する駆動トランジスタ制御回路において、 前記駆動トランジスタを主駆動トランジスタとした場合、前記主駆動トランジスタに並列に接続される当該トランジスタよりも小サイズの副駆動トランジスタと、 前記主駆動トランジスタをオンさせる場合は前記副駆動トランジスタを先にオンさせ、前記主駆動トランジスタをオフさせる場合は前記副駆動トランジスタを後にオフにさせるように制御する導通制御手段とを備えたことを特徴とする駆動トランジスタ制御回路。

IPC (2件)：

H03K 17/16 ,  H03K 17/687

FI (2件)：

H03K17/16 F ,  H03K17/687 A

Fターム (15件)：

5J055AX25 ,  5J055BX16 ,  5J055CX03 ,  5J055DX04 ,  5J055DX22 ,  5J055EY01 ,  5J055EY17 ,  5J055EY21 ,  5J055EZ04 ,  5J055FX04 ,  5J055FX13 ,  5J055FX17 ,  5J055FX36 ,  5J055GX01 ,  5J055GX04

引用特許：

出願人引用 (2件)

• 出力バッファ回路
  公報種別：公開公報   出願番号：特願平7-154490   出願人：松下電器産業株式会社
• 出力回路
  公報種別：公開公報   出願番号：特願平9-301634   出願人：日本電気株式会社

審査官引用 (4件)

• 出力回路
  公報種別：公開公報   出願番号：特願平5-234315   出願人：日本電気株式会社
• 出力バッファ回路
  公報種別：公開公報   出願番号：特願平7-071915   出願人：川崎製鉄株式会社
• 特開平2-134923
  
• 特開平2-134923