特許
J-GLOBAL ID：201003088846383752

半導体装置の製造方法

発明者：
高橋 政志

高橋 政志 について


出願人/特許権者：
OKIセミコンダクタ株式会社

OKIセミコンダクタ株式会社 について


代理人 (4件)： 中島 淳 ,  加藤 和詳 ,  西元 勝一 ,  福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2009-069065
公開番号（公開出願番号）：特開2010-225697
出願日： 2009年03月19日
公開日（公表日）： 2010年10月07日
要約：
【課題】簡易且つ低コストで、量産性に優れ、絶縁膜に形成された貫通口内部にボイドを発生させることなくタングステン(W)を埋め込める半導体装置の製造方法を提供すること【解決手段】絶縁膜14に設けられたホール18(貫通口)にタングステン(W)を成膜する第1成膜を行った後、ホール18上部に成膜されたタングステン(W)一部をエッチングし、再び、タングステン(W)が成膜されたホール18に、タングステン(W)を成膜する第2成膜を行う。【選択図】図2
請求項（抜粋）：
絶縁膜に設けられた貫通口に、タングステン(W)を埋め込む工程を有する半導体装置の製造方法であって、 前記タングステン(W)を埋め込む工程が、 前記貫通口にタングステン(W)を成膜する第1成膜工程と、 前記貫通口上部に成膜された前記タングステン(W)の一部をエッチングするエッチング工程と、 前記タングステンが成膜された貫通口に、タングステン(W)を成膜する第2成膜工程と、 を有する半導体装置の製造方法。
IPC (3件)：
H01L 21/768 ,  H01L 21/320 ,  H01L 23/52
FI (2件)：
H01L21/90 A ,  H01L21/88 R
Fターム (17件)：
5F033HH19 ,  5F033JJ19 ,  5F033JJ33 ,  5F033PP03 ,  5F033PP06 ,  5F033PP15 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ37 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR15 ,  5F033XX04 ,  5F033XX34
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM