特許
J-GLOBAL ID：201003097760146250
撮像装置およびカメラ
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (6件)：
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
, 下山 治
, 永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2009-293211
公開番号（公開出願番号）：特開2010-206172
出願日： 2009年12月24日
公開日（公表日）： 2010年09月16日
要約：
【課題】画素における1/fノイズの低減と撮像装置における信号の読み出しの高速化とを両立する。【解決手段】画素を構成する増幅PMOSトランジスタは、そのゲートがn型導電パターンであり、かつ、第1素子分離領域およびその少なくとも下側部分を覆うn型不純物領域によって分離され、周辺回路の列選択回路に含まれるPMOSトランジスタは、そのゲートがp型導電パターンであり、かつ、第2素子分離領域によって分離され、前記第2不純物領域の下側部分の近傍領域におけるn型不純物濃度が前記n型不純物領域におけるn型不純物濃度よりも低い。【選択図】図10
請求項（抜粋）：
複数の行および複数の列を構成するように画素が配列された画素アレイと、
前記画素アレイにおける行を選択する行選択回路、前記画素アレイにおける列を選択する列選択回路、および、前記画素アレイにおける前記列選択回路によって選択された列の信号を読み出す読出回路を含む周辺回路とを備え、
前記画素は、フォトダイオードと、浮遊拡散部と、前記フォトダイオードの蓄積領域に蓄積された正孔を前記浮遊拡散部に転送する転送PMOSトランジスタと、前記浮遊拡散部に現れる信号を増幅する増幅PMOSトランジスタと、前記浮遊拡散部の電位をリセットするリセットPMOSトランジスタとを含み、
前記増幅PMOSトランジスタは、そのゲートがn型導電パターンであり、かつ、第1素子分離領域およびその少なくとも下側部分を覆うn型不純物領域によって分離され、
前記列選択回路に含まれるPMOSトランジスタは、そのゲートがp型導電パターンであり、かつ、第2素子分離領域によって分離され、前記第2素子分離領域の下側部分の近傍領域におけるn型不純物濃度が前記n型不純物領域におけるn型不純物濃度よりも低い、
ことを特徴とする撮像装置。
IPC (2件)：
FI (2件)：
H01L27/14 A
, H04N5/335 E
4M118AA05
, 4M118AB01
, 4M118BA14
, 4M118CA04
, 4M118DD04
, 4M118FA06
, 4M118FA26
, 4M118FA27
, 4M118FA42
, 4M118FA50
, 4M118GA02
, 5C024CX03
, 5C024CY42
, 5C024CY47
, 5C024GX16
, 5C024GX24
, 5C024HX40
