特許

J-GLOBAL ID：201003099718121399

半導体装置

発明者： 小野瀬 秀勝
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2009-052476
公開番号（公開出願番号）：特開2010-206100
出願日： 2009年03月05日
公開日（公表日）： 2010年09月16日
要約：

【課題】接合FETを備えた半導体装置の特性を向上させる。【解決手段】主たるトランジスタとして接合FET10を備え、制御用トランジスタとしてMISFET20を備えた半導体装置であって、接合FET10は第1ゲート電極G1、第1ソース電極S1、および、第1ドレイン電極D1を有し、MISFET20は第2ゲート電極G2、第2ソース電極S2、および、第2ドレイン電極D2を有する。また、MISFET20はnチャネル型であり、エンハンスメント型の電気特性を有する。また、MISFET20の第2ゲート電極G2と第2ドレイン電極D2とは短絡接続され、接合FET10の第1ゲート電極G1とMISFET20の第2ソース電極S2とは短絡接続されている。【選択図】図1

請求項（抜粋）：

接合FETを主たるトランジスタとし、MISFETを制御用トランジスタとして有する半導体装置であって、 前記接合FETは、第1ゲート電極、第1ソース電極、および、第1ドレイン電極を有し、 前記MISFETは、第2ゲート電極、第2ソース電極、および、第2ドレイン電極を有し、 前記MISFETはnチャネル型であり、かつ、エンハンスメント型の電気特性を有し、 前記MISFETの前記第2ゲート電極と前記第2ドレイン電極とは短絡接続され、 前記接合FETの前記第1ゲート電極と、前記MISFETの前記第2ソース電極とは短絡接続されていることを特徴とする半導体装置。

IPC (6件)：

H01L 21/337 ,  H01L 29/808 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 27/088 ,  H01L 29/80

FI (5件)：

H01L29/80 C ,  H01L27/06 F ,  H01L27/08 102A ,  H01L27/06 102A ,  H01L29/80 V

Fターム (19件)：

5F048AA01 ,  5F048AB10 ,  5F048AC09 ,  5F048AC10 ,  5F048BA14 ,  5F048BB05 ,  5F048BE03 ,  5F048DA25 ,  5F102GA05 ,  5F102GA14 ,  5F102GB04 ,  5F102GC07 ,  5F102GD04 ,  5F102GD10 ,  5F102GJ02 ,  5F102GS03 ,  5F102GV07 ,  5F102HC07 ,  5F102HC15

引用特許：

審査官引用 (6件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2007-183917   出願人：株式会社ルネサステクノロジ
• 半導体ダイオード
  公報種別：公開公報   出願番号：特願平9-066260   出願人：シチズン時計株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2002-035082   出願人：三菱電機株式会社
• 半導体素子及び半導体装置
  公報種別：公開公報   出願番号：特願2001-338170   出願人：株式会社東芝
• 特開昭60-186053
  
• 半導体装置
  公報種別：公開公報   出願番号：特願2007-137127   出願人：三菱電機株式会社