文献

J-GLOBAL ID：201102234943636975   整理番号：11A0103122

小さい面積でのシングルイベントアプセット耐性RSフリップフロップ

Single-Event-Upset Tolerant RS Flip-Flop with Small Area

著者 (3件)： NAMBA Kazuteru (Chiba Univ., Chiba-shi, JPN) ,  NAKASHIMA Kengo (Chiba Univ., Chiba-shi, JPN) ,  ITO Hideo (Chiba Univ., Chiba-shi, JPN)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E93-D  号： 12  ページ： 3407-3409  発行年： 2010年12月01日 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文ではシングルイベントアプセット(SEU)耐性リセット-セット(RS)フリップフロップ(FF)の構造を提示した。提案RS-FFはちょうどDICEのようなインターロッキングフィードバックループを形成する4つの同一部品から構成される。提案RS-FFsの面積及び平均電力消費は,従来のSEU耐性RS-FFsと比べて各々1.10~1.48及び1.20~1.63倍小さい。(翻訳著者抄録)

シソーラス用語： *SEU【シングルイベント】 ,  面積 ,  耐放射線性 ,  電力消費
準シソーラス用語： インターロック ,  チップ面積 ,  *フィードバックループ ,  *フリップフロップ ,  リセット

分類 (1件)： 汎用演算制御装置  (JC04020N)

引用文献 (15件)：

• KARNIK, T. Characterization of soft errors caused by single event upsets in CMOS processes. IEEE Trans. Dependable & Secure Comput. 2004, 1, 2, 128-143
• MITRA, S. Robust system design with built-in soft-error resilience. IEEE Des. Test Comput. 2005, 38, 2, 43-52
• KRISHNAMOHAN, S. Analysis and design of soft-error hardened latches. Proc. Great Lakes Symp. VLSI Des., 2005. 2005, 328-331
• CALIN, T. Upset hardened memory design for submicron CMOS technology. IEEE Trans. Nucl. Sci. 1996, 43, 6, 2874-2878
• LIN, S. H. Reliable SR latches design using local redundancy. Electron. Lett. 2007, 43, 2, 82-84

タイトルに関連する用語 (3件)： 面積 ,  耐性 ,  RSフリップフロップ