文献

J-GLOBAL ID：201102253639214570   整理番号：11A0608555

超伝導のSFO回路のための配置駆動のスキュークロックツリー統合

Layout-Driven Skewed Clock Tree Synthesis for Superconducting SFQ Circuits

著者 (10件)： TAKAGI Kazuyoshi (Nagoya Univ., Nagoya-shi, JPN) ,  TAKAGI Kazuyoshi (JST-CREST, JPN) ,  ITO Yuki (Nagoya Univ., Nagoya-shi, JPN) ,  ITO Yuki (JST-CREST, JPN) ,  TAKESHIMA Shota (Nagoya Univ., Nagoya-shi, JPN) ,  TAKESHIMA Shota (JST-CREST, JPN) ,  TANAKA Masamitsu (Nagoya Univ., Nagoya-shi, JPN) ,  TANAKA Masamitsu (JST-CREST, JPN) ,  TAKAGI Naofumi (Kyoto Univ., Kyoto-shi, JPN) ,  TAKAGI Naofumi (JST-CREST, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E94-C  号： 3  ページ： 288-295  発行年： 2011年03月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： この報告書では,SFQ論理回路のための配置計画駆動のスキュークロックツリー統合のための方法を提案する。クロックツリーのない特定の論理回路に関しては,アルゴリズムは,特定のクロック周期とクロックゲートの荒い位置決めを達成する,タイミング決定と統合クロックツリーでの回路を出力する。提案されたアルゴリズムで,クロックゲートはレベルに分類される。そして,クロックツリーは各レベルに対して統合される。各レベルのために,それぞれのゲートのすべての可能な位置決めのクロック・タイミングを推定する。そして,次に,タイミング決定のための遅延要素の総数を最小にするすべてのゲートの位置決めを捜す。いったん位置決めを得ると,ワイヤ・インターセクションなしでクロックツリーを統合する。中位サイズの回路に提案方法を適用して,自動的に,特定のタイミング要求を満たすクロックツリーが統合できることを確認した。(翻訳著者抄録)

シソーラス用語： 回路 ,  *論理回路 ,  信号歪 ,  アルゴリズム ,  同期信号
準シソーラス用語： クロックスキュー ,  スキュー ,  *タイミング信号 ,  *超伝導回路

分類 (2件)： 論理回路  (NC05070B) ,  その他の超伝導応用装置  (BM04044V)

引用文献 (9件)：

• [1] K.K. Likharev and V.K. Semenov, “RSFQ logic/memory family: A new josephson-junction technology for sub-terahertz-clock-frequency digital systems,” IEEE Trans. Appl. Supercond., vol.1, no.1, pp.3-28, 1991.
• [2] T. Satoh, K. Hinode, S. Nagasawa, Y. Kitagawa, M. Hidaka, N. Yoshikawa, H. Akaike, A. Fujimaki, K. Takagi, and N. Takagi, “Planarization process for fabricating multi-layer Nb integrated circuits incorporating top active layer,” IEEE Trans. Appl. Supercond., vol.19, no.3, pp.167-170, 2009.
• [3] H. Park, Y. Yamanshi, K. Taketomi, N. Yoshikawa, M. Tanaka, K. Obata, Y. Ito, A. Fujimaki, N. Takagi, K. Takagi, and S. Nagasawa, “Design and implementation and on-chip high-speed test of SFQ half-precision floating-point adders,” IEEE Trans. Appl. Supercond., vol.19, no.3, pp.634-639, 2009.
• [4] H. Hara, K. Obata, H. Park, Y. Yamanashi, K. Taketomi, N. Yoshikawa, M. Tanaka, A. Fujimaki, N. Takagi, K. Takagi, and S. Nagasawa “Design, implementation and on-chip high-speed test of SFQ half-precision floating-point multiplier,” IEEE Trans. Appl. Supercond., vol.19, no.3, pp.657-660, 2009.
• [5] S. Yorozu, Y. Kameda, H. Terai, A. Fujimaki, T. Yamada, and S. Tahara, “A single flux quantum standard logic cell library,” Physica C, vol.378-381, pp.1471-1474, 2002.

タイトルに関連する用語 (4件)： 伝導 ,  スキュー ,  クロックツリー ,  統合