特許
J-GLOBAL ID：201103000319012676

半導体装置の製造方法

発明者：
朝比奈 通雄

朝比奈 通雄 について

, 
松本 和己

松本 和己 について

, 
守屋 直弘

守屋 直弘 について

, 
鈴木 英司

鈴木 英司 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-064430
公開番号（公開出願番号）：特開2000-195954
特許番号：特許第3528665号
出願日： 1999年03月11日
公開日（公表日）： 2000年07月14日
請求項（抜粋）：
【請求項1】 素子を含む半導体基板の上に形成された層間絶縁層にスルーホールを形成する工程、前記層間絶縁層および前記スルーホールの表面にバリア層を形成する工程、および前記バリア層の上に配線層を形成する工程、を含み、前記バリア層を形成する工程は、以下の工程(a)〜(d)を含む、半導体装置の製造方法。(a)前記バリア層を構成するための金属層を形成する工程、(b)水素雰囲気中で熱処理することにより、前記金属層を水素合金化あるいは水素吸蔵化させる工程、(c)酸素を含む雰囲気中で、水素合金化あるいは水素吸蔵化させた前記金属層と酸素とを接触させる工程、および(d)窒素雰囲気中で熱処理することにより、前記金属層を構成する金属の酸化物からなる金属酸化物層および該金属の窒化物からなる金属窒化物層を形成する工程。
IPC (2件)：
H01L 21/768 ,  H01L 21/28 301
FI (2件)：
H01L 21/28 301 R ,  H01L 21/90 A
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM