特許
J-GLOBAL ID:201103002426705830
メモリシステム及びそのデータ処理方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人共生国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2011-038523
公開番号(公開出願番号):特開2011-176825
出願日: 2011年02月24日
公開日(公表日): 2011年09月08日
要約:
【課題】軟判定アルゴリズムに応じて読み出されるデータの信頼性を高めることができるメモリシステム及びそのデータ処理方法を提供する。【解決手段】本発明に係るメモリシステムは、データのプログラム時、前記データに対する状態情報が追加的にプログラムされる不揮発性メモリ装置と、前記データを読み出す時、前記状態情報にアクセスし、前記状態情報に基づいて前記データの事前確率を計算し、前記事前確率に基づいて読み出された各々のビットに対する事後確率を計算し、前記事後確率に基づき前記データの論理状態を検出する軟判定工程を実行するメモリコントローラとを有する。【選択図】 図2
請求項(抜粋):
データのプログラム時、前記データに対する状態情報が追加的にプログラムされる不揮発性メモリ装置と、
前記データを読み出す時、前記状態情報にアクセスし、前記状態情報に基づいて前記データの事前確率を計算し、前記事前確率に基づいて読み出された各々のビットに対する事後確率を計算し、前記事後確率に基づき前記データの論理状態を検出する軟判定工程を実行するメモリコントローラとを有することを特徴とするメモリシステム。
IPC (2件):
FI (2件):
H03M13/45
, G06F12/16 320A
Fターム (8件):
5B018GA04
, 5B018MA22
, 5B018NA01
, 5B018NA06
, 5B018QA14
, 5B018QA16
, 5J065AG05
, 5J065AH21
引用特許:
引用文献:
前のページに戻る