特許
J-GLOBAL ID:201103005576573311

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 柿本 恭成
公報種別:特許公報
出願番号(国際出願番号):特願2000-331202
公開番号(公開出願番号):特開2002-141467
特許番号:特許第4648533号
出願日: 2000年10月30日
公開日(公表日): 2002年05月17日
請求項(抜粋):
【請求項1】外部から入力信号が印加される入力線と内部ノードとの間に接続された第1のNMOSトランジスタと、 高電位の電源線と前記第1のNMOSトランジスタのゲート電極の間に設けられて前記第1のNMOSトランジスタが常時オン状態となる制御電圧を与える抵抗素子と、 低電位の電源線と前記内部ノードの間に接続されると共にそのゲート電極が前記低電位の電源線に接続された第2のNMOSトランジスタと、 ゲート電極が前記内部ノードまたは前記低電位の電源線に接続されてオフ状態に設定され、前記第1のNMOSトランジスタのゲート電極と前記内部ノードの間に接続された第4のNMOSトランジスタとを、 備えたことを特徴とする半導体装置。
IPC (4件):
H01L 27/04 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 21/8238 ( 200 6.01) ,  H01L 27/092 ( 200 6.01)
FI (2件):
H01L 27/04 H ,  H01L 27/08 321 H
引用特許:
審査官引用 (4件)
  • 半導体装置の入力保護回路
    公報種別:公開公報   出願番号:特願平7-046487   出願人:日本電気株式会社
  • 半導体入力回路
    公報種別:公開公報   出願番号:特願平7-267859   出願人:日本電信電話株式会社
  • パルス信号整形回路
    公報種別:公開公報   出願番号:特願平6-322376   出願人:富士通株式会社, 富士通ヴィエルエスアイ株式会社
全件表示

前のページに戻る