特許
J-GLOBAL ID：201103010164547948
キャッシュメモリを有するデータ処理回路。
発明者：
,
出願人/特許権者：
代理人 (2件)：
杉村 憲司
, 澤田 達也
公報種別：特許公報
出願番号（国際出願番号）：特願2000-548812
特許番号：特許第4427187号
出願日： 1999年04月29日
請求項（抜粋）：
【請求項1】 -プログラムを実行するプロセッサと、
-前記プロセッサによるアクセスに対するキャッシュデータのためのキャッシュメモリと、
-前記プロセッサによってアクセスされるアドレス中のアドレスのストリームについての情報を保持し、かつそのデータが前記ストリームからの特定アドレスに対応しているか否かに依存して、前記キャッシュメモリ内のデータの格納を管理するように構成されているキャッシュ管理ユニットとを有し、
前記キャッシュ管理ユニットが、前記プログラムの実行の進捗に応じて前記ストリームに対する現在のアドレスを更新する、データ処理回路において、
前記キャッシュ管理ユニットが、前記キャッシュメモリ内の選択された格納位置を再使用可能とするように構成されていて、
前記特定アドレスに対応する前記データに対して使用されている前記キャッシュメモリの格納位置が、前記現在のアドレスに対する前記特定アドレスの位置に依存して、再使用可能にされることを特徴とするデータ処理回路。
IPC (2件)：
G06F 12/12 ( 200 6.01)
, G06F 12/08 ( 200 6.01)
G06F 12/12 551
, G06F 12/08 531 Z
, G06F 12/08 543 B
, G06F 12/08 559 C
, G06F 12/08 501 C
, G06F 12/08 505 Z
