特許
J-GLOBAL ID:201103014050309686
半導体装置
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (3件):
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
公報種別:再公表公報
出願番号(国際出願番号):JP2009054755
公開番号(公開出願番号):WO2009-113612
出願日: 2009年03月12日
公開日(公表日): 2009年09月17日
要約:
本発明は、ゲートリーク電流を低減しながら、電子移動度が高く、閾値電圧の均一性、再現性に優れ、エンハンスメント型にも適用可能な半導体装置を提供する。本発明にかかる半導体装置は、格子緩和したAlxGa1-xN(0≦x≦1)からなる下部障壁層、圧縮歪を有するInyGa1-yN(0≦y≦1)からなるチャネル層、AlzGa1-zN(0≦z≦1)からなるコンタクト層が順次積層され、前記InyGa1-yNチャネル層の前記AlzGa1-zNコンタクト層との界面近傍には2次元電子ガスが生成された半導体装置であって、前記AlzGa1-zNコンタクト層の一部を前記InyGa1-yNチャネル層が露出するまでエッチング除去して形成されたリセス部には絶縁膜を介してゲート電極が埋め込まれるように形成されると共に、前記AlzGa1-zNコンタクト層上にはオーミック電極を形成する。これにより、低ゲートリーク電流、高電子移動度を維持しつつ、閾値電圧の均一性、再現性に優れ、エンハンスメント動作も可能な半導体装置が得られる。
請求項(抜粋):
III族窒化物半導体を利用する半導体装置であって、
該半導体装置は、
格子緩和したAlxGa1-xN(0≦x≦1)からなるAlxGa1-xN下部障壁層、圧縮歪を有するInyGa1-yN(0≦y≦1)からなるInyGa1-yNチャネル層、AlzGa1-zN(0≦z≦1)からなるAlzGa1-zNコンタクト層が、順次積層されてなるダブルへテロ構造を具え、
InyGa1-yNチャネル層の、AlzGa1-zNコンタクト層との界面近傍には、2次元電子ガスが生成されており、
AlzGa1-zNコンタクト層上には、ソース電極とドレイン電極として、少なくとも、二つのオーミック電極が形成されており、
ソース電極とドレイン電極で挟まれた領域に、ゲート電極が設けられ、該ゲート電極と、ソース電極とドレイン電極により、電界効果トランジスタを構成可能な構造を備えており、
ソース電極とドレイン電極で挟まれた領域には、
前記AlzGa1-zNコンタクト層の一部を前記InyGa1-yNチャネル層が露出するまでエッチング除去して形成されるリセス部が設けられ、
該リセス部に、多結晶またはアモルファスからなる絶縁膜を介して、前記ゲート電極が埋め込まれるように形成されている
ことを特徴とする半導体装置。
IPC (4件):
H01L 21/338
, H01L 29/778
, H01L 29/812
, H01L 29/78
FI (2件):
H01L29/80 H
, H01L29/78 301B
Fターム (55件):
5F102FA03
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GD10
, 5F102GJ02
, 5F102GL04
, 5F102GL09
, 5F102GM04
, 5F102GN04
, 5F102GQ01
, 5F102GQ02
, 5F102GQ03
, 5F102GR01
, 5F102GR04
, 5F102GS01
, 5F102GS04
, 5F102GT03
, 5F102GV07
, 5F102GV08
, 5F102HC01
, 5F102HC15
, 5F140AA24
, 5F140AC28
, 5F140BA02
, 5F140BA06
, 5F140BA09
, 5F140BA16
, 5F140BA20
, 5F140BB18
, 5F140BC12
, 5F140BD07
, 5F140BD09
, 5F140BD11
, 5F140BE09
, 5F140BE10
, 5F140BF01
, 5F140BF05
, 5F140BF07
, 5F140BF11
, 5F140BF15
, 5F140BF21
, 5F140BF25
, 5F140BF43
, 5F140BH06
, 5F140BH27
, 5F140BJ07
, 5F140BJ11
, 5F140BJ15
, 5F140BK17
, 5F140BK29
, 5F140BK33
, 5F140BK38
, 5F140CD09
, 5F140CE02
引用特許: