特許
J-GLOBAL ID：200903063404159574
半導体素子およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-094755
公開番号（公開出願番号）：特開2000-294768
出願日： 1999年04月01日
公開日（公表日）： 2000年10月20日
要約：
【要約】【課題】 絶縁膜を通過するリーク電流を抑制することができるFETなどの半導体素子を提供する。【解決手段】 サファイアよりなる基板11の上にundope-AlGaNよりそれぞれなるバッファ層12および下地層13を介してn型AlGaNよりなる電子供給層14およびn型GaNよりなる電子走行層15が順次積層されている。電子走行層15の上にはAlNよりなる絶縁膜16を介してゲート電極17が設けられている。絶縁膜16は900°C以下の温度で成長させたものであり、複数の柱状結晶により構成されている。絶縁膜16のゲート電極17側の表面における各柱状結晶塊間の間隙の最大深さは膜厚の80%以下、平均深さは膜厚の35%以下であり、各柱状結晶塊の平均直径は40nm以下となっている。これによりリーク電流の発生は抑制される。
請求項（抜粋）：
チャネル層に対応して制御電極が設けられると共に、前記チャネル層はIII族元素であるガリウム(Ga),アルミニウム(Al),ホウ素(B)およびインジウム(In)からなる群のうちの少なくとも1種と、V族元素である窒素(N),リン(P)およびヒ素(As)からなる群のうちの少なくとも窒素とを含む窒化物系III-V族化合物半導体よりなる半導体素子であって、前記チャネル層と前記制御電極との間に設けられ、III族元素として少なくともアルミニウムを含む窒化物系III-V族化合物半導体よりなる1または2以上の絶縁膜を有すると共に、前記絶縁膜のうちの少なくとも1つは結晶よりなり、その表面において結晶塊の間に存在する間隙の最大深さがその膜厚の80%以下であることを特徴とする半導体素子。
IPC (4件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
, H01L 29/78
H01L 29/80 H
, H01L 29/78 301 G
, H01L 29/78 301 B
5F040DA19
, 5F040EA05
, 5F040ED01
, 5F040ED03
, 5F040EE04
, 5F040FC05
, 5F102FA01
, 5F102GB01
, 5F102GC01
, 5F102GD10
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GQ02
, 5F102GR01
