特許
J-GLOBAL ID：201103022848335182

半導体パッケージとその製造方法

発明者：
清水 規良

清水 規良 について

, 
六川 昭雄

六川 昭雄 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (3件)： 綿貫 隆夫 ,  堀米 和春 ,  岡村 隆志
公報種別：公開公報
出願番号（国際出願番号）：特願2009-276270
公開番号（公開出願番号）：特開2011-119502
出願日： 2009年12月04日
公開日（公表日）： 2011年06月16日
要約：
【課題】パッドと配線層との接続不良の発生防止と、製造過程における半導体パッケージの反りの発生防止と、最終的に形成される半導体パッケージの薄型化とを同時に達成することが可能な半導体パッケージとその製造方法を提供する。【解決手段】この半導体パッケージの製造方法は、半導体チップが埋設された封止樹脂層を有する半導体パッケージの製造方法であって、支持基板2上に、パッド形成面4aを上向きにして半導体チップ4を配置する工程と、前記半導体チップ4が覆われるように、前記支持基板2上に封止樹脂層6を形成する工程と、前記半導体チップ4のパッド5の上面5aが表出するまで、前記封止樹脂層6の上部を研磨する工程と、を備える。【選択図】図10
請求項（抜粋）：
半導体チップが埋設された封止樹脂層を有する半導体パッケージの製造方法であって、 支持基板上に、パッド形成面を上向きにして半導体チップを配置する工程と、 前記半導体チップが覆われるように、前記支持基板上に封止樹脂層を形成する工程と、 前記半導体チップのパッドの上面が表出するまで、前記封止樹脂層の上部を研磨する工程と、を備えること を特徴とする半導体パッケージの製造方法。
IPC (2件)：
H01L 23/12 ,  H05K 3/46
FI (4件)：
H01L23/12 501B ,  H01L23/12 N ,  H05K3/46 B ,  H05K3/46 Q
Fターム (16件)：
5E346AA12 ,  5E346AA32 ,  5E346AA43 ,  5E346AA60 ,  5E346CC09 ,  5E346CC32 ,  5E346DD32 ,  5E346DD33 ,  5E346EE31 ,  5E346FF07 ,  5E346GG15 ,  5E346GG17 ,  5E346GG18 ,  5E346GG28 ,  5E346HH24 ,  5E346HH33
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM