特許
J-GLOBAL ID：200903009585074007
回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板
発明者：
,
出願人/特許権者：
代理人 (2件)：
三好 秀和
, 三好 保男
公報種別：公開公報
出願番号（国際出願番号）：特願2002-378909
公開番号（公開出願番号）：特開2004-047931
出願日： 2002年12月27日
公開日（公表日）： 2004年02月12日
要約：
【課題】本発明はチップ素子または基板などの回路素子に電極を形成するための方法とそれを用いたチップパッケージ及び多層基板に関するものである。【解決手段】本発明は、複数個の電極を有する回路素子の電極上部に一定の厚さの保護バンプ11を形成する段階;前記保護バンプ11領域を除く前記回路素子上に絶縁層4を形成する段階;前記保護バンプ11が外部に露出されるよう前記絶縁層4を研磨する段階;前記保護バンプ11を除去して電極が外部に露出されるようにする段階;前記電極に連結される導電層5を前記絶縁層4上部に形成する段階;及び前記導電層5に前記電極に対応するパターンを形成し前記パターン上に外部電極を形成する段階;を含む回路素子の電極形成方法を提供する。【選択図】 図2
請求項（抜粋）：
複数個の電極を有する回路素子の電極上部に一定の厚さの保護バンプを形成する段階と、
前記保護バンプ領域を除く前記回路素子上に絶縁層を形成する段階と、
前記保護バンプが外部に露出されるよう前記絶縁層を研磨する段階と、
前記保護バンプを除去して電極が外部に露出するようにする段階と、
前記電極に連結される導電層を前記絶縁層の上部に形成する段階と、
前記導電層に前記電極に対応するパターンを形成し、前記パターン上に外部電極を形成する段階と、
を有することを特徴とする回路素子の電極形成方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
