PLL回路

発明者： , , , ,
出願人/特許権者：
代理人 (2件)：志賀正武 , 渡邊隆
公報種別：特許公報
出願番号（国際出願番号）：特願平11-304609
公開番号（公開出願番号）：特開2001-127626
特許番号：特許第4129711号
出願日： 1999年10月26日
公開日（公表日）： 2001年05月11日
請求項（抜粋）：

【請求項1】一定周波数の第1のクロック信号と、外部から入力される入力データ列から抽出した第2のクロック信号とが各々供給され、前記入力データ列がデータなしの状態の時前記第1のクロック信号を選択し、前記入力データ列がデータありの状態の時前記第2のクロック信号を選択する第1の選択手段を有し、前記第1の選択手段によって選択されたクロック信号に同期した信号を発生するPLL回路において、前記第1のクロック信号の周波数を前記第2のクロック信号の最大周波数より大に設定したことを特徴とするPLL回路。

IPC (3件)：