特許
J-GLOBAL ID：201103029125476203
半導体記憶装置
発明者：
出願人/特許権者：
,
代理人 (2件)：
金田 暢之 (外2名)
, 金田 暢之 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-136038
公開番号（公開出願番号）：特開2000-332211
特許番号：特許第3515708号
出願日： 1999年05月17日
公開日（公表日）： 2000年11月30日
請求項（抜粋）：
【請求項1】 駆動制御信号端子および空き端子を備え配線基板上に搭載された複数の半導体記憶回路を有し、該複数の半導体記憶回路が互いに異なる駆動制御信号で駆動される複数の半導体記憶回路群に分けられ、前記駆動制御信号を前記制御信号端子に入力させることで前記各半導体記憶回路をそれぞれ駆動するように構成された半導体記憶装置において、最も多数の前記半導体記憶回路を有する前記半導体記憶回路群以外の前記半導体記憶回路群では、該半導体記憶回路群における半導体記憶回路群の個数と、前記最も多数の半導体記憶回路を有する半導体記憶回路群における前記半導体記憶回路の個数との差数の前記空き端子にも前記駆動制御信号が入力されるように構成されていることを特徴とする半導体記憶装置。
IPC (5件)：
H01L 27/10 495
, G11C 11/401
, H01L 23/50
, H01L 25/10
, H01L 25/18
H01L 27/10 495
, H01L 23/50 X
, G11C 11/34 371 K
, H01L 25/10 Z
