特許

J-GLOBAL ID：201103032575668308

不揮発性メモリ

発明者： 大塚 洋一 ,  曽根 純一 ,  蔡 兆申 ,  安井 孝成 ,  中村 泰信
出願人/特許権者： 独立行政法人科学技術振興機構 ,  日本電気株式会社
代理人 (1件)： 橋爪 健
公報種別：特許公報
出願番号（国際出願番号）：特願平11-277907
公開番号（公開出願番号）：特開2001-102540
特許番号：特許第4252171号
出願日： 1999年09月30日
公開日（公表日）： 2001年04月13日
請求項（抜粋）：

【請求項1】 ゲートと、 前記ゲート上に配置された強誘電体層と、 前記強誘電体層上に配置され、ソースとドレインにそれぞれ絶縁層を介して挟まれ、前記ゲートと電気的に結合する島電極と を備えた不揮発性メモリ。

IPC (4件)：

H01L 27/10 ( 200 6.01) ,  H01L 21/8247 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01)

FI (2件)：

H01L 27/10 451 ,  H01L 29/78 371

引用特許：

出願人引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-191759   出願人：株式会社東芝
• 無配線論理演算回路
  公報種別：公開公報   出願番号：特願平6-201763   出願人：株式会社日立製作所
• 単一トランジスタセル及びその製造方法並びにこの単一トランジスタセルで構成されたメモリ回路及びその駆動方法
  公報種別：公開公報   出願番号：特願平10-302860   出願人：三星電子株式会社

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-191759   出願人：株式会社東芝
• 無配線論理演算回路
  公報種別：公開公報   出願番号：特願平6-201763   出願人：株式会社日立製作所