特許
J-GLOBAL ID：201103040031135457

3次元半導体装置の配線構造体

発明者：
金 杜 坤

金 杜 坤 について

, 
蔡 東 赫

蔡 東 赫 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2011-029611
公開番号（公開出願番号）：特開2011-171735
出願日： 2011年02月15日
公開日（公表日）： 2011年09月01日
要約：
【課題】集積度及び信頼性を共に向上させた3次元半導体装置を提供する。【解決手段】3次元半導体装置の配線構造が提供される。3次元半導体装置は3次元基板上に2次元的に配列された積層構造体、第1配線を含み、積層構造体の上部に配置される第1配線層及び第2配線を含み、第1配線層の上部に配置される第2配線層を含み、積層構造体各々は順次に積層された複数の下部ワードラインを含む下部構造体及び順次に積層された複数の上部ワードラインを含み、下部構造体の上部に配置される上部構造体を含み、第1配線各々は下部ワードラインの内の何れか1つに連結し、第2配線各々は上部ワードラインの内の何れか1つに連結する。【選択図】 図10
請求項（抜粋）：
基板上に2次元的に配列された積層構造体と、 第1配線を含み、前記積層構造体の上部に配置される第1配線層と、 第2配線を含み、前記第1配線層の上部に配置される第2配線層とを含み、 前記積層構造体の各々は、 順次に積層された複数の下部ワードラインを含む下部構造体と、 順次に積層された複数の上部ワードラインを含み、前記下部構造体の上部に配置される上部構造体とを含み、 前記第1配線の各々は前記下部ワードラインの内の何れか1つに連結し、前記第2配線各々は前記上部ワードラインの内の何れか1つに連結することを特徴とする3次元半導体装置。
IPC (5件)：
H01L 27/10 ,  H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (3件)：
H01L27/10 481 ,  H01L29/78 371 ,  H01L27/10 434
Fターム (31件)：
5F083EP02 ,  5F083EP17 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083GA10 ,  5F083HA02 ,  5F083KA01 ,  5F083KA10 ,  5F083LA02 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083LA21 ,  5F083MA04 ,  5F083MA06 ,  5F083MA16 ,  5F083NA08 ,  5F083ZA13 ,  5F083ZA14 ,  5F101BA01 ,  5F101BA41 ,  5F101BA54 ,  5F101BB02 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD35
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM