特許
J-GLOBAL ID:201103040423702449
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
工藤 実
公報種別:公開公報
出願番号(国際出願番号):特願2011-030260
公開番号(公開出願番号):特開2011-171736
出願日: 2011年02月15日
公開日(公表日): 2011年09月01日
要約:
【課題】ポーラス絶縁層を用いた半導体装置において、当該ポーラス絶縁層を覆うポアシール絶縁層を良好に形成すること。【解決手段】本発明に係る半導体装置の製造方法は、(A)ポーラス絶縁層の表面にトレンチを形成する工程と、(B)ビニル基を含み-Si-O-を含む構造を備える化学物質を、ポーラス絶縁層の表面上あるいはポーラス絶縁層中に導入する工程と、(C)当該化学物質の重合を行うことにより、ポーラス絶縁層よりも高密度のポアシール絶縁層をトレンチの表面上に形成する工程と、を含む。【選択図】図6
請求項(抜粋):
ポーラス絶縁層の表面にトレンチを形成する工程と、
ビニル基を含み-Si-O-を含む構造を備える化学物質を、前記ポーラス絶縁層の表面上あるいは前記ポーラス絶縁層中に導入する工程と、
前記化学物質の重合を行うことにより、前記ポーラス絶縁層よりも高密度のポアシール絶縁層を前記トレンチの表面上に形成する工程と
を含む
半導体装置の製造方法。
IPC (3件):
H01L 23/522
, H01L 21/768
, H01L 21/312
FI (3件):
H01L21/90 N
, H01L21/90 A
, H01L21/312 C
Fターム (51件):
5F033HH07
, 5F033HH11
, 5F033HH15
, 5F033HH21
, 5F033HH32
, 5F033HH35
, 5F033JJ01
, 5F033JJ07
, 5F033JJ11
, 5F033JJ15
, 5F033JJ21
, 5F033JJ32
, 5F033JJ35
, 5F033KK11
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP14
, 5F033QQ00
, 5F033QQ09
, 5F033QQ11
, 5F033QQ19
, 5F033QQ37
, 5F033QQ48
, 5F033QQ54
, 5F033QQ74
, 5F033RR01
, 5F033RR21
, 5F033RR29
, 5F033SS11
, 5F033SS26
, 5F033TT00
, 5F033XX24
, 5F033XX28
, 5F058AA10
, 5F058AC03
, 5F058AD05
, 5F058AD10
, 5F058AE05
, 5F058AF01
, 5F058AF02
, 5F058AG01
, 5F058AG07
, 5F058AG09
, 5F058AG10
, 5F058AH02
, 5F058AH07
引用特許:
前のページに戻る