特許
J-GLOBAL ID：201103042226765636
電力計における入力回路のサンプリング方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大原 拓也
公報種別：特許公報
出願番号（国際出願番号）：特願2001-190687
公開番号（公開出願番号）：特開2003-008430
特許番号：特許第4547109号
出願日： 2001年06月25日
公開日（公表日）： 2003年01月10日
請求項（抜粋）：
【請求項1】 アナログの入力波形をディジタルに変換するA/Dコンバータと、上記入力波形の基本波Aを抽出するフィルタ回路と、上記基本波Aを受けてその周波数のn倍(nは任意の整数)のPLLクロックを生成するPLL回路とを含み、上記PLLクロックを上記A/Dコンバータのサンプリングクロックとして上記入力波形をサンプリングする電力計における入力回路のサンプリング方法において、
上記フィルタ回路から得られる上記基本波Aの周波数を監視し、その周期を少なくとも1周期分遅らせた出力Bを上記PLL回路に与える周波数追従回路と、
上記入力波形のレベルを監視し、上記PLL回路がアンロック状態になる直前に上記周波数追従回路にPLLアンロック警告信号を出力する入力レベル監視手段とを備え、
上記周波数追従回路には、上記フィルタ回路から得られる上記基本波Aと上記PLL回路に与えられる上記出力Bの周波数合わせを行う周波数調整回路と、上記基本波Aと上記出力Bの位相合わせを行う位相調整回路とが含まれ、
上記周波数追従回路は、上記PLLアンロック警告信号を受けると、上記出力Bとして所定の1周期分の周波数を繰り返して上記PLL回路に与え、
上記PLLアンロック警告信号が解除された場合においては、現在上記PLL回路に繰り返し出力している上記出力Bの周波数を、上記周波数調整回路により上記フィルタ回路から入力される上記基本波Aの周波数に合わせたのちに、上記出力Bの位相を上記位相調整回路により上記基本波Aの位相を基準として位相合わせを行ない、周波数および位相の調整終了後に、少なくとも1周期分遅れを持たせて上記PLL回路に出力することを特徴とする電力計における入力回路のサンプリング方法。
IPC (2件)：
H03L 7/08 ( 200 6.01)
, H03L 7/14 ( 200 6.01)
H03L 7/08 G
, H03L 7/14 A
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
