特許
J-GLOBAL ID：201103043641335619
映像処理回路、その処理方法、液晶表示装置および電子機器
発明者：
,
出願人/特許権者：
代理人 (3件)：
上柳 雅誉
, 須澤 修
, 宮坂 一彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-201340
公開番号（公開出願番号）：特開2011-053390
出願日： 2009年09月01日
公開日（公表日）： 2011年03月17日
要約：
【課題】横電界の影響による表示品位の低下を抑える。【解決手段】液晶パネル100は、素子基板100aに設けられた画素電極118と対向基板100bに設けられたコモン電極108とにより液晶105が挟持された液晶素子を有する。映像処理回路30は、ノーマリーブラックモードにおいて、映像信号Vid-inで指定される階調レベルに対応する液晶素子の印加電圧が電圧Vth1を下回る暗画素と、電圧Vth2以上である明画素との境界を検出し、現フレームで検出された境界のうち、現フレームよりも1フレーム前で検出された境界から変化した部分に接する暗画素への印加電圧を、現フレームの映像信号で指定される階調レベルに対応する印加電圧から、電圧Vth1以上電圧Vth2を下回る電圧Vc1に置換する。【選択図】図1
請求項（抜粋）：
画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信
号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が
第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上で
ある第2画素との境界を検出する第1境界検出部と、
現フレームよりも前のフレームの映像信号を解析することによって、前記第1画素と前
記第2画素との境界を検出する第2境界検出部と、
前記第1境界検出部によって検出された境界のうち、前記第2境界検出部によって検出
された境界から変化した部分に接する第1画素に対応する液晶素子への印加電圧を、前記
現フレームの映像信号で指定される印加電圧から、前記第1電圧以上前記第2電圧を下回
る第3電圧に補正する補正部と、
を備えることを特徴とする映像処理回路。
IPC (3件)：
G09G 3/36
, G02F 1/133
, G09G 3/20
G09G3/36
, G02F1/133 550
, G09G3/20 641C
, G09G3/20 641P
, G09G3/20 612U
, G09G3/20 680C
, G09G3/20 621B
, G09G3/20 670K
2H193ZA04
, 2H193ZA07
, 2H193ZB03
, 2H193ZC04
, 2H193ZC24
, 2H193ZD02
, 2H193ZD23
, 2H193ZD34
, 2H193ZF11
, 2H193ZQ11
, 2H193ZR04
, 5C006AA16
, 5C006AA22
, 5C006AF01
, 5C006AF45
, 5C006AF46
, 5C006AF64
, 5C006AF83
, 5C006BB15
, 5C006BF24
, 5C006EC11
, 5C006FA54
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080EE29
, 5C080EE30
, 5C080FF11
, 5C080JJ02
, 5C080JJ04
, 5C080JJ05
, 5C080JJ06
