特許
J-GLOBAL ID：201103055997472953
半導体装置およびその試験方法、および半導体集積回路
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (5件)：
石田 敬
, 土屋 繁
, 戸田 利雄
, 西山 雅也
, 樋口 外治
公報種別：特許公報
出願番号（国際出願番号）：特願平11-007083
公開番号（公開出願番号）：特開2000-206197
特許番号：特許第4036554号
出願日： 1999年01月13日
公開日（公表日）： 2000年07月28日
請求項（抜粋）：
【請求項1】 外部端子のコンタクト状態を試験するための端子試験回路と、
電源端子を介して電源が印加されたことを検出してスタータ信号を生成するスタータと、
前記スタータ信号が入力されたことを検出し、かつ、チップ選択用端子に活性化レベルのチップ選択用信号が入力されたことを検出したときに、端子試験モードを示す信号を生成して前記端子試験回路に供給し、これによって、前記端子試験回路を前記端子試験モードに設定するように制御し、
前記チップ選択用端子に入力されるチップ選択用信号が活性化レベルから非活性化レベルに変化したことを所定の回数だけ検出したときに、通常動作モードを示す信号を生成して前記端子試験回路に供給し、これによって、前記端子試験回路を前記端子試験モードから前記通常動作モードに切り替え、これ以降は前記端子試験モードに入らないように制御する試験モード制御回路部とを有することを特徴とする半導体装置。
IPC (3件)：
G01R 31/28 ( 200 6.01)
, G01R 31/3185 ( 200 6.01)
, G11C 29/56 ( 200 6.01)
G01R 31/28 V
, G01R 31/28 W
, G11C 29/00 651 Z
