特許
J-GLOBAL ID：201103058599700686
炭化シリコン(SiC)トランジスタ
発明者：
,
出願人/特許権者：
代理人 (2件)：
園田 吉隆
, 小林 義教
公報種別：特許公報
出願番号（国際出願番号）：特願2000-529756
特許番号：特許第4644768号
出願日： 1999年02月02日
請求項（抜粋）：
【請求項1】 絶縁ゲートを有し、(a)MISFETあるいは(b)IGBTの形態のSiCトランジスタでさらに、記載の順番に積層されたドレイン、a)n型およびb)p型、p型の場合にはその上にc)高密度にドープされたn型緩衝層(3)を有するかあるいはd)当該緩衝層が無い高密度にドープされた基板層(2)、低密度にドープされたn型のドリフト層(4)を有し、さらに、ラテラル方向に離隔した複数のユニットセル(16)、それぞれのユニットセルは高密度にドープされたn型のソース領域層(6)と、ソース領域層の上に形成されたソース(7)、ソース領域層をドリフト層から分離しているp型のチャンネル領域層(5、14)と、チャンネル領域層に隣接してソース領域層からドリフト層とチャンネル領域層と隣接するユニットセルのソース領域層とまで伸びる絶縁層(11)と、絶縁層の上に形成されたゲート電極(12)であって、電圧が加えられたときにソースからドレインに電子を移送するためチャンネル領域層の絶縁層との接合部において広がる伝導反転チャネルを形成するためのゲート電極(12)を有し、隣接する2つのユニットセルの中心間距離(Wc)がトランジスタのユニットセルのラテラル方向の幅を規定するトランジスタであって、
それぞれのセルの絶縁層に接続したドリフト層の領域として規定される蓄積領域(13)の幅(Wa)とラテラル方向のセル幅が、トランジスタが設計された所定のスイッチング周波数とオン状態電圧の条件の下で、トランジスタの総合パワー損失を最小限にし、スイッチングに起因するトランジスタのパワー損失が導電に関連するパワー損失に対して一定の比率になるように選択されており、
該ラテラル方向のセル幅(Wc)の半分が該蓄積領域(13)の横方向幅(Wa)の2倍より大きいように選択されており、かつ該ラテラル方向のセルの幅(Wc)は30μmよりも大きい
ことを特徴とするSiCトランジスタ。
IPC (4件)：
H01L 29/78 ( 200 6.01)
, H01L 29/739 ( 200 6.01)
, H01L 29/12 ( 200 6.01)
, H01L 29/16 ( 200 6.01)
H01L 29/78 655 A
, H01L 29/78 652 T
, H01L 29/78 652 H
, H01L 29/78 653 A
, H01L 29/78 652 F
, H01L 29/78 652 M
, H01L 29/16
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
引用文献：
前のページに戻る
