特許
J-GLOBAL ID：201103060598791712
半導体基板の製造方法
発明者：
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2000-193381
公開番号（公開出願番号）：特開2002-015965
特許番号：特許第4638000号
出願日： 2000年06月27日
公開日（公表日）： 2002年01月18日
請求項（抜粋）：
【請求項1】 Ge基板またはGaAs基板上に、厚さ100Å以上2μm以下のGaAsバッファ層、厚さ500Å以下のAlxGa1-xAs層(0.9≦x≦1)、厚さ0.3μm以下のInyGa1-yAs層(0.05≦y≦0.6)(ただし、In0.2Ga0.8As層のときは0.1μm以上)を含むバッファ層、III-V族化合物半導体から成る活性層を含みかつ最上層としてIII-V族化合物半導体から成る接着層が形成された化合物半導体層をエピタキシャル成長法により順次積層させる工程と、
前記GaAsバッファ層、前記AlxGa1-xAs層、前記InyGa1-yAs層を含むバッファ層および前記化合物半導体層を所定パターンとなるようにエッチング除去する工程と、Si基板の主面に前記接着層を直接接合法により接合させて前記Ge基板または前記GaAs基板を貼り合わせる工程と、
前記GaAsバッファ層と前記AlxGa1-xAs層をエッチング除去することにより、前記Si基板と前記Ge基板またはGaAs基板とを分離する工程とを具備したことを特徴とする半導体基板の製造方法。
IPC (2件)：
H01L 21/02 ( 200 6.01)
, H01S 5/323 ( 200 6.01)
H01L 21/02 B
, H01S 5/323
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
