特許
J-GLOBAL ID：201103061169352529

タグメモリのアクセス回数を制限したキャッシュシステム

発明者：
得可主 秀孝

得可主 秀孝 について

, 
戸祭 英明

戸祭 英明 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 土井 健二 ,  林 恒徳
公報種別：特許公報
出願番号（国際出願番号）：特願2000-249787
公開番号（公開出願番号）：特開2002-063073
特許番号：特許第4073157号
出願日： 2000年08月21日
公開日（公表日）： 2002年02月28日
請求項（抜粋）：
【請求項1】 キャッシュシステムにおいて、 外部メモリの一部のデータが保持されるデータメモリと、 当該データメモリに保持されるデータのアドレス情報と当該アドレス情報が有効か否かを示す有効データビットとを保持し、前記アドレス情報は連続するアドレスの複数データを共通に管理し、前記有効データビットが前記複数データに対応して複数ビット設けられたタグメモリと、 アクセス対象アドレスが直前のアクセス対象アドレスと同一のタグメモリ内アドレス情報で管理されるデータに対応する第1の場合は、前記タグメモリへの読み出しを禁止し、かつ、前記有効データビットに従ってキャッシュヒット判定し、前記アクセス対象アドレスが直前のアクセス対象アドレスと異なるタグメモリ内アドレス情報で管理されるデータに対応する第2の場合は、前記タグメモリへの読み出しを許可してキャッシュヒット判定し当該キャッシュヒット判定でキャッシュミスと判定した時に、前記外部メモリからアクセス対象の前記複数データの一部を前記データメモリに転送し、対応する有効データビットを更新するキャッシュコントローラとを有することを特徴とするキャッシュシステム。
IPC (1件)：
G06F 12/08 ( 200 6.01)
FI (2件)：
G06F 12/08 507 Z ,  G06F 12/08 579
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (8件)
全件表示
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM