命令キャッシュメモリ

発明者：
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-001385
公開番号（公開出願番号）：特開2000-200217
出願日： 1999年01月06日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】命令キャッシュメモリにおける消費電力を抑制する。【解決手段】命令キャッシュメモリ12にタグRAM22へのクロック信号CLKの供給を制御するクロックゲート回路26を設ける。このクロックゲート回路22により、読み出そうとするワードが格納されるべきキャッシュラインが移った場合、又は、プロセッサ14において分岐命令が検出された場合にのみ、クロック信号CLKをタグRAM22へ供給する。これにより、タグRAM22で消費する電力の抑制を図ることができる。

請求項（抜粋）：

連続したアクセスアドレスを有する複数のワードを格納するためのキャッシュラインを、複数備えて構成され、プロセッサより入力された前記アクセスアドレスに応じて読み出しデータを出力する、データRAMと、前記データRAMの前記キャッシュライン毎に、前記各キャッシュラインが格納しているワードを特定するのに必要なデータを格納し、前記プロセッサから入力された前記アクセスアドレスに応じてこのデータをタグ信号として出力する、タグRAMと、前記タグRAMから出力された前記タグ信号と、前記プロセッサからの前記アクセスアドレスとを、比較して、前記アクセスアドレスを有するワードが前記データRAM内に格納されているか否かを判別し、この判別結果をヒット/ミス判別信号として出力する、ヒット/ミス判別回路と、読み出そうとするワードが格納されるべき前記キャッシュラインが変わった場合、又は、前記プロセッサにおいて分岐命令が検出された場合にのみ、前記タグRAMへクロック信号を供給し、これ以外の場合には前記タグRAMへのクロック信号の供給を停止する、クロックゲート回路と、を備えたことを特徴とする命令キャッシュメモリ。

IPC (3件)：

G06F 12/08 , G06F 1/04 301 , G06F 9/32 310

FI (4件)：

G06F 12/08 E , G06F 12/08 M , G06F 1/04 301 B , G06F 9/32 310 J

Fターム (15件)：

5B005JJ00 , 5B005KK12 , 5B005MM02 , 5B005NN01 , 5B005NN31 , 5B005NN42 , 5B005UU24 , 5B033AA05 , 5B033BB00 , 5B033CA03 , 5B033DB01 , 5B079BA12 , 5B079BB10 , 5B079BC01 , 5B079DD05

引用特許：

審査官引用 (13件)

半導体装置
公報種別：公開公報出願番号：特願平6-205151 出願人：株式会社東芝
特開平1-211144
データ処理装置及びデータ処理システム
公報種別：公開公報出願番号：特願平9-350330 出願人：株式会社日立製作所

全件表示

前のページに戻る