タイミング保持機能を搭載したIC試験装置

発明者：
出願人/特許権者：
代理人 (4件)：中尾直樹 , 中村幸雄 , 草野卓 , 稲垣稔
公報種別：特許公報
出願番号（国際出願番号）：特願平11-208653
公開番号（公開出願番号）：特開2001-033523
特許番号：特許第4118463号
出願日： 1999年07月23日
公開日（公表日）： 2001年02月09日
請求項（抜粋）：

【請求項1】試験パターン信号を被試験ICに供給する試験パターン供給経路と、この試験パターン供給経路の信号伝搬遅延時間を調整するための可変遅延素子と、この可変遅延素子の遅延時間を直接設定するレジスタとによって構成されるピンカードを搭載したIC試験装置において、各ピンカードに不揮発メモリを実装し、この不揮発メモリに上記試験パターン供給経路の信号伝搬遅延時間を予め規定した設定値に合わせ込むための遅延補正データを記憶させ、上記記憶した遅延補正データを直接上記レジスタに設定させる構成としたことを特徴とするタイミング保持機能を搭載したIC試験装置。

IPC (2件)：