特許
J-GLOBAL ID：201103063730183386
強誘電体型不揮発性半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
山本 孝久
公報種別：特許公報
出願番号（国際出願番号）：特願2001-339371
公開番号（公開出願番号）：特開2003-142660
特許番号：特許第3918515号
出願日： 2001年11月05日
公開日（公表日）： 2003年05月16日
請求項（抜粋）：
【請求項1】(A)ビット線と、
(B)N個(但し、N≧2)の選択用トランジスタと、
(C)M個(但し、M≧2)の第1のメモリセルから構成されたN個の第1のメモリユニットと、
(D)M個の第2のメモリセルから構成されたN個の第2のメモリユニットと、
(E)M本の第1のプレート線と、
(F)M本の第2のプレート線と、
(G)M×(N-1)本の共通プレート線、
から成り、
第n’層目(但し、n’=1,2,・・・,N-1)の第1及び第2のメモリユニットは、第(n’+1)層目の第1及び第2のメモリユニットと積層されており、
各メモリセルは、第1の電極と強誘電体層と第2の電極とから成り、
第n層目(但し、n=1,2,・・・,N)の第1及び第2のメモリユニットにおいて、第1及び第2のメモリセルを構成する第1の電極は共通であり、該共通の第1の電極は、第n番目の選択用トランジスタを介してビット線に接続され、
第1層目の第1のメモリユニットにおいて、第m番目(但し、m=1,2・・・,M)の第1のメモリセルの第2の電極は、第m番目の第1のプレート線に接続されており、
第N層目の第2のメモリユニットにおいて、第m番目の第2のメモリセルの第2の電極は、第m番目の第2のプレート線に接続されており、
第n’層目の第2のメモリユニットにおける第m番目の第2のメモリセルの第2の電極、及び、第(n’+1)層目の第1のメモリユニットにおける第m番目の第1のメモリセルの第2の電極は共通であり、且つ、第[(n’-1)M+m]番目の共通プレート線に接続されていることを特徴とする強誘電体型不揮発性半導体メモリ。
IPC (3件)：
H01L 21/8246 ( 200 6.01)
, H01L 27/105 ( 200 6.01)
, G11C 11/22 ( 200 6.01)
H01L 27/10 444 Z
, G11C 11/22 501 A
, G11C 11/22 501 Z
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
