特許
J-GLOBAL ID：201103064525152377
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2009-195023
公開番号（公開出願番号）：特開2011-049267
出願日： 2009年08月26日
公開日（公表日）： 2011年03月10日
要約：
【課題】JFET抵抗を効果的に低減させることが可能なSiC半導体装置およびその製造方法を提供する。【解決手段】MOSFETは、SiC基板1上に形成されたn型のSiCドリフト層2と、SiCドリフト層2の上部に形成されp型の一対のベース領域3と、SiCドリフト層2におけるベース領域3の底部の深さ一帯に形成され、当該SiCドリフト層2よりも不純物濃度が高いn型の高濃度層9とを備える。一対のベース領域3の各々は、当該一対のベース領域3の内側部分である第1ベース領域3aと、その外側に第1ベース領域3aより深く形成された第2ベース領域3bとを備えている。【選択図】図1
請求項（抜粋）：
SiC基板と、
前記SiC基板上に形成された第1導電型のドリフト層と、
前記ドリフト層の上部に形成され、それぞれ第2導電型を有する一対の第1不純物領域と、
前記ドリフト層における前記第1不純物領域の底部の深さ一帯に形成され、当該ドリフト層よりも不純物濃度が高い第1導電型の高濃度層とを備え、
一対の前記第1不純物領域の各々は、
当該一対の前記第1不純物領域の内側部分である第1部分と、
前記第1部分の外側に前記第1部分より深く形成された第2部分とを備える
ことを特徴とする半導体装置。
IPC (4件)：
H01L 29/78
, H01L 29/12
, H01L 21/336
, H01L 29/739
H01L29/78 652C
, H01L29/78 652T
, H01L29/78 652E
, H01L29/78 652G
, H01L29/78 658A
, H01L29/78 652J
, H01L29/78 652H
, H01L29/78 655A
