特許
J-GLOBAL ID：200903030869200770
炭化ケイ素半導体装置
発明者：
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2005-154962
公開番号（公開出願番号）：特開2006-332401
出願日： 2005年05月27日
公開日（公表日）： 2006年12月07日
要約：
【課題】 本発明は、低いオン抵抗、かつ、高耐圧の炭化ケイ素縦型MOSFETを実現することを目的とする。【解決手段】 第1導電型の高濃度炭化ケイ素基板表面上に形成された第1導電型の低濃度の第1の炭化ケイ素堆積膜と、該第1の炭化ケイ素堆積膜上に選択的に切り欠かれている第1の領域を有する第2導電型の高濃度ゲート領域からなる第2の炭化ケイ素堆積膜と、前記第1の領域とその上に形成された前記第1の領域の幅未満の幅を持つ第2の領域と第2導電型の低濃度ゲート領域と該第2導電型の低濃度ゲート領域内に形成された第1導電型の高濃度ソース領域とからなる前記第2の炭化ケイ素堆積膜上の第3の炭化ケイ素堆積膜と、前記第1の炭化ケイ素堆積膜に接し、前記第1の領域及び第2の領域に形成されている第1導電型の低濃度ベース領域と、を少なくとも有する縦型MOSFETである。【選択図】 図1
請求項（抜粋）：
第1導電型の高濃度炭化ケイ素基板表面上に形成された第1導電型の低濃度の第1の炭化ケイ素堆積膜と、
該第1の炭化ケイ素堆積膜上に選択的に切り欠かれている第1の領域を有する第2導電型の高濃度ゲート領域からなる第2の炭化ケイ素堆積膜と、
前記第1の領域とその上に形成された前記第1の領域の幅未満の幅を持つ第2の領域と第2導電型の低濃度ゲート領域と該第2導電型の低濃度ゲート領域内に形成された第1導電型の高濃度ソース領域とからなる前記第2の炭化ケイ素堆積膜上の第3の炭化ケイ素堆積膜と、
前記第1の炭化ケイ素堆積膜に接し、前記第1の領域及び第2の領域に形成されている第1導電型の低濃度ベース領域と、
少なくとも前記第3の炭化ケイ素堆積膜の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して、少なくとも前記低濃度ゲート領域上に形成されたゲート電極と、
前記第1導電型の炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、
前記第1導電型の高濃度ソース領域及び第2導電型の低濃度ゲート領域の一部に低抵抗接続されているソース電極と、
から構成されている炭化ケイ素半導体装置。
IPC (2件)：
FI (4件)：
H01L29/78 652J
, H01L29/78 652E
, H01L29/78 652K
, H01L29/78 652T
出願人引用 (1件)
審査官引用 (6件)
全件表示
前のページに戻る
