特許
J-GLOBAL ID:201103066713739884
パワーオンリセット回路及び、これを備えた集積回路装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
林 恒徳
, 土井 健二
公報種別:特許公報
出願番号(国際出願番号):特願平11-074496
公開番号(公開出願番号):特開2000-269788
特許番号:特許第3647302号
出願日: 1999年03月18日
公開日(公表日): 2000年09月29日
請求項(抜粋):
【請求項1】 電源電圧が設定電圧になる時、出力の極性を変化するリセット電圧設定部と、 該リセット電圧設定部の出力の変化時点から所定の時間後にリセット信号を生成するリセット時間設定部と 該リセット時間設定部により生成されたリセット信号をラッチするセット及びリセット端子を有するラッチ回路を備え, 前記リセット電圧設定部は、カレントミラー回路を構成する第1及び第2のMOSFETと、 該第1のMOSFETに直列に接続される,閾値電圧を設定するダイオード接続された第3のMOSFETと、 前記第2のMOSFETに直列に接続される抵抗と、前記第2のMOSFETと前記抵抗の直列接続点の電圧を反転するインバータ回路を有し, 前記リセット時間設定部の出力と,前記リセット電圧設定部の出力を,それぞれ前記ラッチ回路のセット及びリセット端子に入力するように構成される ことを特徴とするパワーオンリセット回路。
IPC (1件):
FI (1件):
引用特許: