特許
J-GLOBAL ID：201103073038814304

半導体集積回路装置及びそのレイアウト設計方法

発明者：
小沼 扶美子

小沼 扶美子 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (2件)： 布施 行夫 ,  大渕 美千栄
公報種別：特許公報
出願番号（国際出願番号）：特願2000-183555
公開番号（公開出願番号）：特開2002-009262
特許番号：特許第3951090号
出願日： 2000年06月19日
公開日（公表日）： 2002年01月11日
請求項（抜粋）：
【請求項1】 ゲートアレイ方式の半導体集積回路装置のレイアウト設計方法であって、 基本セルが配置された論理ゲート上に、第一の電源によって動作する第一の回路ブロックと第二の電源によって動作する第二の回路ブロックの少なくとも一部が対向するように配置する場合に、前記第一の回路ブロックと第二の回路ブロック間にあって前記第一の回路ブロックと第二の回路ブロック間をつなぐ方向に伸びる拡散領域が不連続になるように、前記拡散領域の一部にウェルを作り込まないことで、拡散領域が伸びる方向と垂直な方向にのびるスリット状の基本セルの未配置領域を設けることを特徴とするレイアウト設計方法。
IPC (5件)：
H01L 27/118 ( 200 6.01) ,  H01L 21/82 ( 200 6.01) ,  G06F 17/50 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01)
FI (6件)：
H01L 21/82 M ,  G06F 17/50 658 A ,  G06F 17/50 658 K ,  H01L 27/04 A ,  H01L 27/04 H ,  H01L 27/04 U
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM