特許
J-GLOBAL ID：201103074061011240
記憶トレンチに自己整合したワード線を有する垂直DRAMセル
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (5件)：
坂口 博
, 市位 嘉宏
, 坂口 博
, 市位 嘉宏
, 渡部 弘道
公報種別：特許公報
出願番号（国際出願番号）：特願2000-245911
公開番号（公開出願番号）：特開2001-085637
特許番号：特許第3813054号
出願日： 2000年08月14日
公開日（公表日）： 2001年03月30日
請求項（抜粋）：
【請求項1】 上部表面を有する基板と、
上部部分と、下部部分と、前記基板の上部表面を通って前記基板内に形成された側壁とを有するトレンチと、
前記トレンチの下部部分を使用して形成された信号記憶ノードと、
前記トレンチの上部部分を使用して形成された信号転送デバイスであって、
前記信号転送デバイスは、
前記信号記憶ノードに結合され、前記トレンチの側壁から前記基板内に延びる第1の拡散領域と、
前記基板の上部表面に隣接し、前記トレンチの側壁に隣接して前記基板内に形成された第2の拡散領域と、
前記第1の拡散領域と前記第2の拡散領域の間の前記トレンチの側壁に沿って延びる前記基板内のチャネル領域と、
前記第1の拡散領域から前記第2の拡散領域に延びる前記トレンチの側壁に沿って形成されたゲート絶縁体と、
前記トレンチを充填し、上部表面を有するゲート導体と、
前記ゲート導体上に形成され、前記トレンチの側壁に整合された側壁を有するワード線導体と
を含む、ダイナミック・ランダム・アクセス・メモリ・デバイス。
IPC (2件)：
H01L 27/108 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
出願人引用 (8件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
