特許
J-GLOBAL ID:201103074646913672
半導体装置の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:特許公報
出願番号(国際出願番号):特願平11-037034
公開番号(公開出願番号):特開2000-235062
特許番号:特許第3854419号
出願日: 1999年02月16日
公開日(公表日): 2000年08月29日
請求項(抜粋):
【請求項1】 以下の工程を含む半導体装置の製造方法:
(a)ソケット内に設けられたフレキシブル配線フィルムの第1の主面上に設けられた複数の電極パッドのそれぞれに、個別チップに分割された半導体装置の第2の主面に設けられた複数の半田バンプのそれぞれを押し付ける工程;
(b)前記複数の半田バンプが、前記複数の電極パッド部に押し付けられた状態で、前記半導体装置に対して、バーンインテストを実行する工程;
(c)前記バーンインテスト終了後、前記複数の半田バンプを前記複数の電極パッドから離脱させる工程、
ここで、前記ソケットは、以下の構成を含む:
(i)ソケット基板;
(ii)前記ソケット基板の第1の主面上に設けられたゴム状弾性シート;
(iii)前記ゴム状弾性シートの第1の主面上に設けられた前記フレキシブル配線フィルム;
(iv)前記フレキシブル配線フィルムの前記第1の主面上に設けられた前記複数の電極パッド;
(v)前記各電極パッド上に設けられた複数の突起電極;
(vi)前記複数の電極パッドの間の位置の前記フレキシブル配線フィルムに設けられた複数のスリット;
ここで、前記各突起電極の高さおよび配置は、前記複数の半田バンプのそれぞれが前記各電極パッドの表面に接触しないようにされている。
IPC (3件):
G01R 31/26 ( 200 6.01)
, H01L 21/66 ( 200 6.01)
, H01L 21/60 ( 200 6.01)
FI (3件):
G01R 31/26 J
, H01L 21/66 H
, H01L 21/92 604 T
引用特許:
出願人引用 (4件)
-
チップスケールキャリアー
公報種別:公開公報
出願番号:特願平10-084235
出願人:ウェインケイ.ファフ
-
プローブ構造
公報種別:公開公報
出願番号:特願平5-205390
出願人:日東電工株式会社
-
ICキヤリア
公報種別:公開公報
出願番号:特願平3-153113
出願人:セイコーエプソン株式会社