CMOS半導体素子およびその形成方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：桑垣衛
公報種別：特許公報
出願番号（国際出願番号）：特願平11-182673
公開番号（公開出願番号）：特開2000-031296
特許番号：特許第4226149号
出願日： 1999年06月29日
公開日（公表日）： 2000年01月28日
請求項（抜粋）：

【請求項1】半導体素子の形成方法であって、半導体基板を用意する段階であって、N-型の第1領域とP-型の第2領域とを有する前記半導体基板を用意する段階; 前記半導体基板上に導電層を形成する段階であって、前記第1領域上に第1部分を有し前記第2領域上に第2部分を有する前記導電層を形成する段階; 前記導電層の前記第1部分を窒化し、前記第1領域上に導電性窒化物層を形成する段階; 前記導電性窒化物層にパターニングを行い、前記第1領域上に第1ゲート電極を形成する段階;および前記導電層にパターニングを行い、前記第2領域上に第2ゲート電極を形成する段階; を具備することを特徴とする方法。

IPC (6件)：

H01L 21/8238 ( 200 6.01) , H01L 27/092 ( 200 6.01) , H01L 29/43 ( 200 6.01) , H01L 29/423 ( 200 6.01) , H01L 29/49 ( 200 6.01) , H01L 29/78 ( 200 6.01)

FI (4件)：

H01L 27/08 321 D , H01L 29/46 , H01L 29/58 G , H01L 29/78 301 G

引用特許：

出願人引用 (7件)

半導体装置の製法
公報種別：公開公報出願番号：特願平10-242059 出願人：テキサスインスツルメンツインコーポレイテツド
ゲート電極の形成方法
公報種別：公開公報出願番号：特願平7-025220 出願人：ソニー株式会社
半導体装置
公報種別：公開公報出願番号：特願平8-320969 出願人：株式会社半導体エネルギー研究所

全件表示

審査官引用 (10件)

半導体装置の製法
公報種別：公開公報出願番号：特願平10-242059 出願人：テキサスインスツルメンツインコーポレイテツド
ゲート電極の形成方法
公報種別：公開公報出願番号：特願平7-025220 出願人：ソニー株式会社
半導体装置
公報種別：公開公報出願番号：特願平8-320969 出願人：株式会社半導体エネルギー研究所

全件表示

前のページに戻る