特許
J-GLOBAL ID:201103080846378950

映像処理回路、その処理方法、液晶表示装置および電子機器

発明者:
出願人/特許権者:
代理人 (3件): 上柳 雅誉 ,  須澤 修 ,  宮坂 一彦
公報種別:公開公報
出願番号(国際出願番号):特願2010-035770
公開番号(公開出願番号):特開2011-170235
出願日: 2010年02月22日
公開日(公表日): 2011年09月01日
要約:
【課題】横電界の影響による表示品位の低下を抑える。【解決手段】液晶パネル100は、素子基板100aに設けられた画素電極118と対向基板100bに設けられたコモン電極108とにより液晶105が挟持された液晶素子を有する。映像処理回路30は、ノーマリーブラックモードにおいて、映像信号Vid-inで指定される階調レベルに対応する液晶素子の印加電圧が閾値Vth1を下回る暗画素と、閾値Vth2以上である明画素との境界を検出するとともに、検出した境界に隣接する明画素への印加電圧が電圧Vc1を上回る場合に、その境界に対し、暗画素の反対方向に向かって連続する複数の明画素(ここでは、3画素)に対応する印加電圧を、映像信号で指定される階調レベルに対応する印加電圧から電圧Vc1に補正する。【選択図】図1
請求項(抜粋):
複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられ た第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素 子が構成された液晶パネルに対し、 前記画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映 像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、 入力した映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧 が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する境界検出部 と、 前記境界検出部により検出された境界に対して前記第1画素の反対側で隣接し、当該境 界とは反対方向に向かって連続する2以上の第2画素について、当該第2画素に対応する 液晶素子への印加電圧を、前記映像信号で指定される印加電圧から、前記第1電圧以上で 、且つ前記第2電圧を下回るように補正する補正部と を備えることを特徴とする映像処理回路。
IPC (3件):
G09G 3/36 ,  G09G 3/20 ,  G02F 1/133
FI (7件):
G09G3/36 ,  G09G3/20 680C ,  G09G3/20 612U ,  G09G3/20 641C ,  G09G3/20 641P ,  G02F1/133 550 ,  G02F1/133 505
Fターム (38件):
2H193ZA04 ,  2H193ZA07 ,  2H193ZB02 ,  2H193ZB03 ,  2H193ZC16 ,  2H193ZC25 ,  2H193ZD01 ,  2H193ZD02 ,  2H193ZD23 ,  2H193ZE03 ,  2H193ZF12 ,  2H193ZF18 ,  2H193ZQ06 ,  2H193ZQ11 ,  2H193ZR04 ,  5C006AA16 ,  5C006AA22 ,  5C006AC27 ,  5C006AF45 ,  5C006AF46 ,  5C006AF64 ,  5C006AF83 ,  5C006BB16 ,  5C006BF24 ,  5C006EC11 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080DD03 ,  5C080EE29 ,  5C080EE30 ,  5C080FF11 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C080JJ06
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る