特許
J-GLOBAL ID：201103081346497266

半導体電子デバイスの構造及び製造方法

発明者：
劉 国林

劉 国林 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大西 健治
公報種別：特許公報
出願番号（国際出願番号）：特願2000-044246
公開番号（公開出願番号）：特開2001-237428
特許番号：特許第3464429号
出願日： 2000年02月22日
公開日（公表日）： 2001年08月31日
請求項（抜粋）：
【請求項1】 基板上にゲート電極を形成する工程と、前記ゲート電極を覆う第1の酸化膜を形成する工程と、前記第1の酸化膜に対して第1のエッチングを施すことにより前記ゲート電極の側壁に第1のサイドウォールを形成する工程であって、該第1のエッチングは、該第1のサイドウォールのエッジ部の前記基板に凹部が形成されるまで行い、前記ゲート電極及び前記第1のサイドウォールを覆う第2の酸化膜を形成する工程と、前記第2の酸化膜に対して第2のエッチングを施すことにより、前記第1のサイドウォールの側壁に前記基板側へ凸な形状を持つ第2のサイドウォールを形成する工程と、前記ゲート電極および前記基板上に金属を形成する工程と、前記ゲート電極および前記基板と前記金属とを反応させてシリサイド化する工程とを有することを特徴とする半導体電子デバイスの製造方法。
IPC (3件)：
H01L 21/336 ,  H01L 29/78 ,  H01L 29/786
FI (3件)：
H01L 29/78 616 K ,  H01L 29/78 616 T ,  H01L 29/78 301 P
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM