集積回路アセンブリとその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (4件)：原謙三 , 木島隆一 , 圓谷徹 , 金子一郎
公報種別：特許公報
出願番号（国際出願番号）：特願2000-585934
特許番号：特許第3633873号
出願日： 1999年12月01日
請求項（抜粋）：

【請求項1】プレーナ・第1トランジスタ、および、ダイオードを備えた集積回路アセンブリであって、プレーナ・第1トランジスタは、第1ソース/ドレイン領域(SD)と第2ソース/ドレイン領域(SD1)とが、1つの基板(A)に、これら第1ソース/ドレイン領域(SD)と第2ソース/ドレイン領域(SD1)とが、基板(A)の主面(H)に接するように設けられ、そして、ゲート電極(G1)が、基板(A)の上方に設けられており、上記ダイオードは、第1ソース/ドレイン領域(SD)、ダイオード層(S)、および導電体構造(L)を備え、上記ダイオードは、第1ソース/ドレイン領域(SD)とゲート電極(G1)との間に、ゲート電極(G1)から第1ソース/ドレイン領域(SD)への電荷の流出を遮断するように設けられており、ダイオードの一部であるダイオード層(S)が第1ソース/ドレイン領域(SD)の少なくとも一部に設けられ、ダイオードの別の一部である導電構造体(L)がゲート電極(G1)の少なくとも一部の上方に、そしてダイオード層(S)の上に設けられ、ダイオード層(S)は絶縁材料を含み、そして、ダイオード層(S)は、ダイオード層(S)を通る電子の突き抜けにより、ダイオード層(S)を通る電流が発生するような厚みに調整されている集積回路アセンブリにおいて、コンデンサが、基板(A)の上方に設けられ、その基板(A)の第1のコンデンサ電極(P1)は、導電構造体(L)に電気的に連結しており、第1のコンデンサ電極(P1)は、第1の部分が、基板(A)の主面(H)への第1のコンデンサ電極(P1)のプロジェクションの縁部に、壁の形状に設けられ、この第1の部分は、プロジェクションの残りの部分に設けられている第1のコンデンサ電極(P1)の第2の部分の高さよりも高くなっており、さらに、この第1のコンデンサ電極(P1)の壁は、内側側面と、そしてプロジェクションと逆向きの外側側面とを有するようになっており、コンデンサのコンデンサ誘電体(Kd)は、少なくとも第1のコンデンサ電極(P1)の第2の部分と第1のコンデンサ電極(P1)の内側側面とを覆い、コンデンサの第2のコンデンサ電極(P2)は、コンデンサ誘電体(Kd)に接している集積回路アセンブリ。

IPC (4件)：

H01L 27/10 , H01L 21/8242 , H01L 27/108 , H01L 29/88

FI (4件)：

H01L 27/10 461 , H01L 29/88 F , H01L 27/10 621 C , H01L 27/10 321

引用特許：

出願人引用 (6件)

特開昭58-168275
半導体記憶装置
公報種別：公開公報出願番号：特願平5-035792 出願人：株式会社東芝
半導体記憶装置
公報種別：公開公報出願番号：特願平4-140407 出願人：株式会社東芝

全件表示

審査官引用 (3件)

半導体記憶装置
公報種別：公開公報出願番号：特願平4-079609 出願人：株式会社東芝
特開平3-262165
特開昭58-168275

前のページに戻る