特許
J-GLOBAL ID：201103096390258241

不揮発性半導体記憶装置およびその書き込み方法

発明者：
鈴木 裕也

鈴木 裕也 について

, 
田中 里英子

田中 里英子 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (20件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  風間 鉄也 ,  勝村 紘 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2009-148870
公開番号（公開出願番号）：特開2011-008838
出願日： 2009年06月23日
公開日（公表日）： 2011年01月13日
要約：
【課題】本発明は、QPW動作が可能なNAND型の多値フラッシュメモリにおいて、微細化にともなうプログラムディスターブを改善できるようにする。【解決手段】たとえば、QPW動作の際に、複数のビット線BLに対応して設けられる複数のセンスアンプ201により、選択メモリセルMCのしきい値がベリファイローレベルに達するまでは対応するビット線BLを電圧VSSにバイアスさせ、選択メモリセルMCのしきい値がベリファイローレベルに達したら対応するビット線BLを電圧VSSよりも高い電圧Vblにバイアスさせ、選択メモリセルMCのしきい値がベリファイレベルに達したら対応するビット線BLを電圧Vblよりもさらに高い電圧VDDSAにバイアスさせ続けるともに、選択メモリセルMC以外の非選択メモリセルMCに対応するビット線BLを電圧VDDSAにバイアスさせ続ける。【選択図】図7
請求項（抜粋）：
データの書き替えが可能な複数の不揮発性メモリセルと、 前記複数の不揮発性メモリセルにつながる複数のビット線と、 前記複数の不揮発性メモリセルに与える書き込み電圧を制御して、選択メモリセルにデータの書き込みを行う書き込み回路と、 前記選択メモリセルのしきい値が第1の書き込み状態に達するまでは対応するビット線を第1の電圧にバイアスし、前記選択メモリセルのしきい値が前記第1の書き込み状態に達したら対応するビット線を前記第1の電圧よりも高い第2の電圧にバイアスし、前記選択メモリセルのしきい値が第2の書き込み状態に達したら対応するビット線を前記第2の電圧よりもさらに高い第3の電圧にバイアスし続けるとともに、前記選択メモリセル以外の非選択メモリセルに対応するビット線を前記第3の電圧にバイアスし続ける複数のセンスアンプと を具備したことを特徴とする不揮発性半導体記憶装置。
IPC (3件)：
G11C 16/02 ,  G11C 16/04 ,  G11C 16/06
FI (5件)：
G11C17/00 611F ,  G11C17/00 611E ,  G11C17/00 622E ,  G11C17/00 634F ,  G11C17/00 634G
Fターム (20件)：
5B125BA02 ,  5B125BA19 ,  5B125CA01 ,  5B125CA19 ,  5B125CA21 ,  5B125DB02 ,  5B125DB08 ,  5B125DB09 ,  5B125DB12 ,  5B125DB18 ,  5B125EA05 ,  5B125ED07 ,  5B125ED09 ,  5B125EE11 ,  5B125EE12 ,  5B125EE15 ,  5B125EE18 ,  5B125EE19 ,  5B125FA01 ,  5B125FA02
引用特許：
審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM