特許
J-GLOBAL ID：201103097433096867

摩耗防止を備えたメモリ制御手段を有する記憶システムとメモリの摩耗防止制御法

発明者：
ギュテルマン,パスカル

ギュテルマン,パスカル について


出願人/特許権者：
ジェムプリュス

ジェムプリュス について


代理人 (1件)： 太田 恵一
公報種別：特許公報
出願番号（国際出願番号）：特願2000-590059
特許番号：特許第3926985号
出願日： 1999年12月21日
請求項（抜粋）：
【請求項1】更新される可能性のある情報を含む不揮発性メモリ(MA)と、このメモリの制御手段(UT,MP)とから成る、不揮発性メモリの摩耗防止を保証する記憶システムであって、該記憶システムはチップカードによって構成され、 前記不揮発性メモリは、少なくとも一つの領域が空領域(Po)となる複数の領域(A,B,...n)に編成されており、 前記制御手段は、 -第一領域から第二領域への転送手段(T)、 -第一領域(A)に対する全てのアクセス要求(DA)を、第一領域の内容が転送された第二領域へのアクセス要求に変換するような、アドレス変換手段、および、 -シフトコマンド手段(CP) を含んでおり、 前記シフトコマンド手段は、所定の閾値(S)と前記メモリへのアクセス数(NAD)とをカウントし比較する手段(CPC)を備えており、 前記制御手段が、第一領域の内容を第二領域に段階的にシフトさせ、前記第二領域は、空領域であるか、又は前回のシフトの際に空にされた領域であり、 該シフトは、メモリへのアクセス数が所定の閾値に達するごとに1領域ずつ行われ、 該シフトは、領域A、B・・nの順で周期的に行われる ことを特徴とする、記憶システム。
IPC (6件)：
G06F 12/00 ( 200 6.01) ,  G06F 12/14 ( 200 6.01) ,  G06F 12/02 ( 200 6.01) ,  G06F 12/16 ( 200 6.01) ,  G11C 16/02 ( 200 6.01) ,  G11C 29/04 ( 200 6.01)
FI (7件)：
G06F 12/00 542 K ,  G06F 12/14 320 A ,  G06F 12/00 597 U ,  G06F 12/02 570 A ,  G06F 12/16 310 A ,  G11C 17/00 601 C ,  G11C 29/00 601 D
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM