文献

J-GLOBAL ID：201202234868230817   整理番号：12A0467695

適応パイプライン深さのプロセッサの微粒ランタイムパワー/性能最適化方式

A Fine-Grained Runtime Power/Performance Optimization Method for Processors with Adaptive Pipeline Depth

著者 (4件)： Yao Jun (Graduate School of Information Sci., Nara Inst. of Sci. and Technol., Japan, Ikoma) ,  Shinobu Miwa (School of Engineering, Tokyo Univ. of Agriculture and Technol., Japan, Tokyo) ,  Hajime Shimada (Graduate School of Information Sci., Nara Inst. of Sci. and Technol., Japan, Ikoma) ,  Shinji Tomita (Graduate School of Informatics, Kyoto Univ., Japan, Kyoto)
資料名： Journal of Computer Science and Technology  (Journal of Computer Science and Technology)
巻： 26  号： 2  ページ： 292-301  発行年： 2011年 
JST資料番号： W0182A  ISSN： 1000-9000  CODEN： JCTEEM  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 最近,パイプラインステージ統一(PSU)として知られる方式を提示し近代のマイクロプロセッサにおけるエネルギー消費量の増加を軽減した。PSUは高エネルギー効率を変更可能パイプライン深さを利用して達成し,その研究計画は微調整方式にふさわしい。本紙に,簡単に取得できるランタイムプロセッサ基準に基づく微粒プログラム区間行動を研究するために動的方式を提示する。プログラム実行中に適切なPSU設定を決める方式を使用して,平均13.5%のエネルギー遅れ製品(EDP)削減をSPEC CPU2000整数ベンチマークのために達成することができ,基線プロセッサと比較した。この値は理論的に理想化した制御よりもわずか0.14%しか大きくなかった。このハードウエア合成結果は,作業セット署名に基づく以前のプラグラム研究方式に比べると,提示した方式は面積と遅延費の両方のハードウエアオーバーヘッドを大幅に削減することを証明した。Data from the ScienceChina, LCAS. Translated by JST

シソーラス用語： *パイプライン ,  *最適化 ,  マイクロプロセッサ ,  エネルギー消費 ,  プログラム実行 ,  ハードウェア ,  ベンチマーク ,  計画 ,  *性能最適化 ,  研究計画 ,  調整法 ,  *改変
準シソーラス用語： エネルギー消費量 ,  調整方式

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (5件)： 適応 ,  パイプライン ,  プロセッサ ,  微粒 ,  性能最適化