設計ライブラリデータベース

発明者：
出願人/特許権者：
代理人 (17件)：蔵田昌俊 , 高倉成男 , 河野哲 , 中村誠 , 福原淑弘 , 峰隆司 , 白根俊郎 , 村松貞男 , 野河信久 , 幸長保次郎 , 河野直樹 , 砂川克 , 井関守三 , 佐藤立志 , 岡田貴志 , 堀内美保子 , 竹内将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2011-158403
公開番号（公開出願番号）：特開2012-004574
出願日： 2011年07月19日
公開日（公表日）： 2012年01月05日
要約：

【課題】結晶化半導体薄膜に対して適正かつ効率的なフォトマスクの作成を可能にする。【解決手段】1実施形態に係る設計ライブラリデータベースは、2次元的に区画して各々薄膜トランジスタのチャネル領域のサイズを超える複数の結晶粒規定領域が配置された結晶化半導体薄膜を用いる薄膜トランジスタ回路の設計ライブラリデータベースであって、各々のチャネル領域が単一の前記結晶粒規定領域内の固定位置に配置される2個以上の薄膜トランジスタおよび前記2個以上の薄膜トランジスタを相互接続する配線を含む様々な論理ゲート回路をそれぞれ表す複数のスタンダードセル、並びに前記様々な論理ゲート回路の様々な組み合わせをそれぞれ表す複数のマクロセルの少なくとも一方のセルのライブラリ、および前記複数の結晶粒規定領域が配置された結晶化アレイパターンのスタンダードセルのライブラリを含みハードディスクに登録される。【選択図】図2

請求項（抜粋）：

2次元的に区画して各々薄膜トランジスタのチャネル領域のサイズを超える複数の結晶粒規定領域が配置された結晶化半導体薄膜を用いる薄膜トランジスタ回路の設計ライブラリデータベースであって、各々のチャネル領域が単一の前記結晶粒規定領域内の固定位置に配置される2個以上の薄膜トランジスタおよび前記2個以上の薄膜トランジスタを相互接続する配線を含む様々な論理ゲート回路をそれぞれ表す複数のスタンダードセル、並びに前記様々な論理ゲート回路の様々な組み合わせをそれぞれ表す複数のマクロセルの少なくとも一方のセルのライブラリ、および前記複数の結晶粒規定領域が配置された結晶化アレイパターンのスタンダードセルのライブラリがハードディスクに登録された設計ライブラリデータベース。

IPC (5件)：

H01L 21/20 , H01L 21/82 , H01L 29/786 , G02F 1/136 , G06F 17/50

FI (6件)：

H01L21/20 , H01L21/82 B , H01L21/82 C , H01L29/78 613A , G02F1/1368 , G06F17/50 658M

Fターム (76件)：

2H092GA59 , 2H092JA24 , 2H092JB57 , 2H092KA04 , 2H092KB24 , 2H092MA14 , 2H092MA30 , 2H092MA35 , 2H092NA27 , 5B046AA08 , 5B046BA03 , 5B046KA06 , 5F064AA04 , 5F064BB02 , 5F064BB03 , 5F064BB07 , 5F064BB30 , 5F064CC09 , 5F064CC12 , 5F064CC30 , 5F064DD02 , 5F064DD09 , 5F064DD14 , 5F064DD18 , 5F064DD25 , 5F064DD50 , 5F064EE02 , 5F064EE22 , 5F064EE27 , 5F064EE33 , 5F064EE47 , 5F064EE52 , 5F064EE57 , 5F064GG07 , 5F064HH01 , 5F064HH06 , 5F064HH08 , 5F064HH09 , 5F064HH10 , 5F064HH12 , 5F110AA16 , 5F110BB02 , 5F110BB04 , 5F110DD02 , 5F110DD13 , 5F110DD14 , 5F110DD17 , 5F110EE06 , 5F110FF02 , 5F110GG02 , 5F110GG13 , 5F110GG16 , 5F110GG24 , 5F110GG28 , 5F110GG29 , 5F110HL03 , 5F110HL04 , 5F110HL12 , 5F110NN03 , 5F110NN23 , 5F110NN24 , 5F110NN72 , 5F110PP03 , 5F110PP06 , 5F152AA02 , 5F152AA06 , 5F152BB02 , 5F152CC02 , 5F152CD13 , 5F152CD14 , 5F152CE05 , 5F152CE24 , 5F152EE04 , 5F152FF01 , 5F152FF43 , 5F152FG03

引用特許：

審査官引用 (6件)

薄膜半導体装置及びその基板ならびにその製造方法
公報種別：公開公報出願番号：特願2001-218370 出願人：株式会社液晶先端技術開発センター
半導体集積回路装置の製造方法
公報種別：公開公報出願番号：特願2002-037203 出願人：株式会社日立製作所
半導体集積回路およびそれを用いた画像表示装置
公報種別：公開公報出願番号：特願2000-346736 出願人：シャープ株式会社

全件表示

前のページに戻る