特許
J-GLOBAL ID：201203022445365410
コンフィグレーション冗長化装置および、コンフィグレーション手法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
久原 健太郎
, 内野 則彰
, 木村 信行
公報種別：公開公報
出願番号（国際出願番号）：特願2011-054895
公開番号（公開出願番号）：特開2012-190368
出願日： 2011年03月13日
公開日（公表日）： 2012年10月04日
要約：
【課題】電源を投入してからFPGAが起動するまでの時間を短縮しつつ、FPGAの起動を保証することが可能なコンフィグレーション冗長化装置、及びコンフィグレーション手法を提案する。【解決手段】複数あるうち一方のコンフィグレーションROMのコンフィグレーションデータがデータ化けしている場合、FPGAがコンフィグレーション失敗時に出力する信号によりコンフィグレーションの失敗を判断し、コンフィグレーション経路を切り替える。また、1度目のコンフィグレーションに失敗して、2度目のコンフィグレーションが成功することによりFPGAが起動した場合、1度目のコンフィグレーションで読み込まれたコンフィグレーションROMのコンフィグレーションデータを、コンフィグレーションROMに付加された誤り検出符号を用いて修復することにより、次回起動時からは1度目のコンフィグレーションでFPGAが起動することを可能にする。【選択図】図1
請求項（抜粋）：
コンフィグレーションデータが格納された第1のコンフィグレーションROM及び第2のコンフィグレーションROMと、
電源投入後に前記第1のコンフィグレーションROMまたは前記第2のコンフィグレーションROMのうち少なくともどちらか一方に格納された前記コンフィグレーションデータを読み込むことによりFPGAの回路の構築を開始し、前記FPGAの回路の構築が成功するとコンフィグレーション完了信号を出力し、前記FPGAの回路の構築が失敗するとコンフィグレーションエラー検出信号を出力するFPGAと、
前記第1のコンフィグレーションROM及び前記第2のコンフィグレーションROMのデータにアクセスすることが可能なCPUと、
電源投入後に最初は前記第1のコンフィグレーションROMから前記コンフィグレーションデータを前記FPGAが読み込むようにデータ経路を構成し、前記FPGAから前記コンフィグレーションエラー検出信号が出力された場合、前記第2のコンフィグレーションROMから前記コンフィグレーションデータを前記FPGAが読み込むようにデータ経路を構成するROM制御信号切替回路と、
を有するコンフィグレーション冗長化装置。
IPC (1件)：
FI (1件)：
Fターム (8件)：
5B376CA16
, 5B376CA40
, 5B376CA42
, 5B376CA55
, 5B376CA56
, 5B376CA68
, 5B376CA75
, 5B376FA11
