特許
J-GLOBAL ID：201203024813503023

半導体装置およびその製造方法

発明者：
斎藤 雄

斎藤 雄 について

, 
岡田 政也

岡田 政也 について

, 
上野 昌紀

上野 昌紀 について

, 
木山 誠

木山 誠 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (2件)： 特許業務法人ハートクラスタ ,  渡辺 征一
公報種別：公開公報
出願番号（国際出願番号）：特願2010-240831
公開番号（公開出願番号）：特開2012-094688
出願日： 2010年10月27日
公開日（公表日）： 2012年05月17日
要約：
【課題】優れた縦方向耐圧を得た上で、トランジスタ動作時にドレインリーク電流を抑制することができる、半導体装置およびその製造方法を提供する。【解決手段】 n+コンタクト層8からp型バリア層6を経てn型ドリフト層4に届く開口部28が設けられ、その開口部に露出するp型バリア層6等を覆うように位置する、アンドープGaNチャネル層22およびキャリア供給層26、を含む再成長層27と、再成長層27を覆うように位置する絶縁膜9と、絶縁膜9上に位置するゲート電極Gとを備え、p型バリア層において、Mg濃度A(cm-3)と、水素の濃度B(cm-3)とが、0.1<B/A<0.9・・・(1)、を満たすことを特徴とする。【選択図】 図1
請求項（抜粋）：
第1導電型ドリフト層、該第1導電型ドリフト層上に位置する第2導電型バリア層、および該第2導電型バリア層上に位置する第1導電型コンタクト層、を含むGaN系化合物半導体の積層体(GaN系積層体)、に形成された半導体装置であって、 前記GaN系積層体に、前記第1導電型コンタクト層から前記第2導電型バリア層を経て前記第1導電型ドリフト層に届く開口部が設けられ、 前記開口部に露出する前記GaN系積層体を覆うように位置する、GaN系半導体からなるチャネル層、および該チャネル層にキャリアを供給するキャリア供給層、を含む再成長層と、 前記再成長層を覆うように位置する絶縁膜と、 前記GaN系積層体上に位置するソース電極と、 前記絶縁膜上に位置するゲート電極と、 前記開口部の底から見て前記第1導電型コンタクト層と逆側においていずれかの第1導電型領域上に位置するドレイン電極とを備え、 前記第2導電型バリア層において、第2導電型不純物濃度A(cm-3)と、水素の濃度B(cm-3)とが、0.1<B/A<0.9・・・(1)、を満たすことを特徴とする、半導体装置。
IPC (3件)：
H01L 29/12 ,  H01L 29/78 ,  H01L 21/336
FI (5件)：
H01L29/78 652T ,  H01L29/78 652E ,  H01L29/78 653A ,  H01L29/78 658E ,  H01L29/78 652S
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM