特許
J-GLOBAL ID：201203047091231449
半導体装置の製造方法および半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
田下 明人
, 立石 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-201025
公開番号（公開出願番号）：特開2012-059885
出願日： 2010年09月08日
公開日（公表日）： 2012年03月22日
要約：
【課題】半導体素子を実装したアイランドに固定される固定部材の露出面を封止部材から確実に露出させ得る半導体装置の製造方法および半導体装置を提供する。【解決手段】アイランド21,31が形成されたリードフレーム20,30を用意し、アイランド21,31の他側面21b,31bに固定部材50を固定し、アイランド21,31の一側面21a,31aにパワー素子11,12を実装し、固定部材50およびパワー素子11,12が取り付けられたアイランド21,31を金型70内に配置して、型締時にこの金型70に設けられる押圧部(73,74)により露出面50aが金型70の内壁面72aに面接触するように固定部材50を内壁面72aに向けて押圧し、金型70内にモールド樹脂60を構成する封止用材料を注入して固定部材50の露出面50aが露出するように半導体素子およびアイランドを封止する。【選択図】図4
請求項（抜粋）：
リードフレームのアイランドの一側面に半導体素子が実装されるとともに他側面に固定部材が固定され、この固定部材の露出面が露出するように前記半導体素子および前記アイランドが封止部材により封止される半導体装置の製造方法であって、
前記アイランドが形成された前記リードフレームを用意する第1工程と、
前記アイランドの前記他側面に前記固定部材を固定するとともに前記アイランドの前記一側面に前記半導体素子を実装する第2工程と、
前記固定部材および前記半導体素子が取り付けられた前記アイランドを金型内に配置して、型締時にこの金型に設けられる押圧部により前記露出面が前記金型の内壁面に面接触するように前記固定部材を前記内壁面に向けて押圧する第3工程と、
前記金型内に前記封止部材を構成する封止用材料を注入して前記固定部材の前記露出面が露出するように前記半導体素子および前記アイランドを封止する第4工程と、
を備えることを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/56
, H01L 25/07
, H01L 25/18
, H01L 23/50
H01L21/56 T
, H01L25/04 C
, H01L23/50 F
5F061AA01
, 5F061BA01
, 5F061CA21
, 5F061DA05
, 5F061DA06
, 5F061DD14
, 5F061FA05
, 5F067AB03
, 5F067AB10
, 5F067BB11
, 5F067BD02
, 5F067CA02
, 5F067CB08
, 5F067CC03
, 5F067CC08
, 5F067CC09
, 5F067DE14
, 5F067DF01
, 5F067DF17
