比較回路及びアナログデジタル変換回路

発明者：
出願人/特許権者：
代理人 (2件)：恩田博宣 , 恩田誠
公報種別：公開公報
出願番号（国際出願番号）：特願2011-090867
公開番号（公開出願番号）：特開2012-227588
出願日： 2011年04月15日
公開日（公表日）： 2012年11月15日
要約：

【課題】動作電圧に対して入力電圧範囲を拡大し、低消費電力化を図ること。【解決手段】比較回路10の電圧制御部12は、キャパシタC11の第1端子に、クロック信号CKに応答して高電位電圧AVDと低電位電圧(グランドGND)を供給する。キャパシタC11の第2端子に接続されたトランジスタT23は、反転クロック信号XCKに応答してオンオフする。入力トランジスタT11,T12のしきい値電圧と等しく設定されたトランジスタT23は、グランドGNDの電圧とノードN21の電圧に応じて反転状態となり、比較部11に供給する制御電圧VCM(ノードN21の電圧)をグランドGNDからトランジスタT23のしきい値電圧低い電圧に安定させる。【選択図】図1

請求項（抜粋）：

クロック信号に応答してキャパシタの第1端子に第1の電圧と第2の電圧とを交互に供給するインバータ回路と、前記キャパシタの第2端子に第1端子が接続され、ゲートに反転クロック信号が供給され、第2端子に前記第2の電圧が供給されるトランジスタとを含み、前記キャパシタと前記トランジスタとの間のノードに前記第2の電圧と前記キャパシタの蓄積電荷に応じた制御電圧を生成する電圧制御部と、第1の入力電圧をゲートに受ける第1のトランジスタと、第2の入力電圧をゲートに受ける第2のトランジスタと、前記クロック信号がゲートに供給され、ソースに前記制御電圧が供給され、ドレインが前記第1のトランジスタのソースと前記第2のトランジスタのソースにそれぞれ接続された第3のトランジスタを含み、クロック信号に応答して、前記第1の入力電圧と前記第2の入力電圧との比較結果に応じた出力信号を生成する比較動作と、前記第1の電圧に応じたレベルの前記出力信号を生成するリセット動作とを交互に行う比較部と、を有する比較回路。

IPC (2件)：

H03K 5/08 , H03M 1/38

FI (2件)：

H03K5/08 E , H03M1/38

Fターム (9件)：

5J022AA02 , 5J022BA06 , 5J022CF01 , 5J039DA09 , 5J039DB00 , 5J039DC02 , 5J039KK04 , 5J039KK28 , 5J039MM04

引用特許：

審査官引用 (10件)

電圧比較器
公報種別：公開公報出願番号：特願平11-300825 出願人：日本電信電話株式会社
データ受信機
公報種別：公開公報出願番号：特願2000-389499 出願人：三星電子株式会社
コンパレータ
公報種別：公開公報出願番号：特願2000-350649 出願人：川崎マイクロエレクトロニクス株式会社

全件表示

前のページに戻る