特許
J-GLOBAL ID：201203079983483484

プログラマブルLSI

発明者：
小林 英智

小林 英智 について

, 
遠藤 正己

遠藤 正己 について

, 
塩野入 豊

塩野入 豊 について

, 
傳保 洋樹

傳保 洋樹 について

, 
西島 辰司

西島 辰司 について

, 
大嶋 和晃

大嶋 和晃 について

, 
米田 誠一

米田 誠一 について

, 
小山 潤

小山 潤 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2012-075636
公開番号（公開出願番号）：特開2012-231455
出願日： 2012年03月29日
公開日（公表日）： 2012年11月22日
要約：
【課題】低消費電力で、動的コンフィギュレーションにも対応可能なプログラマブルLSIを提供する。【解決手段】複数のロジックエレメントを有し、複数のロジックエレメントそれぞれは、コンフィギュレーションメモリを有する。複数のロジックエレメントそれぞれは、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータに応じて、異なる演算処理を行い、且つ、ロジックエレメント間の電気的接続を変更する。コンフィギュレーションメモリは、揮発性の記憶回路と、不揮発性の記憶回路との組を有し、不揮発性の記憶回路は、チャネルが酸化物半導体層に形成されるトランジスタと、当該トランジスタがオフ状態となることによってフローティングとなるノードに一対の電極のうちの一方が電気的に接続された容量素子と、を有する。【選択図】図1
請求項（抜粋）：
複数のロジックエレメントを有し、 前記複数のロジックエレメントそれぞれは、 コンフィギュレーションメモリと、 前記コンフィギュレーションメモリに記憶されたコンフィギュレーションデータに応じて、異なる演算処理を行い、且つ、前記ロジックエレメント間の電気的接続を変更する手段と、を有し、 前記コンフィギュレーションメモリは、揮発性の記憶回路と、前記揮発性の記憶回路に保持されたデータを記憶する不揮発性の記憶回路との組を有することを特徴とするプログラマブルLSI。
IPC (5件)：
H03K 19/173 ,  H03K 19/177 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (4件)：
H03K19/173 101 ,  H03K19/177 ,  H01L21/82 A ,  H01L27/04 M
Fターム (20件)：
5F038CD16 ,  5F038DF05 ,  5F038DF08 ,  5F038DF16 ,  5F038EZ02 ,  5F038EZ06 ,  5F038EZ17 ,  5F038EZ20 ,  5F064AA08 ,  5F064BB02 ,  5F064BB12 ,  5F064FF04 ,  5F064FF36 ,  5F064FF52 ,  5F064GG07 ,  5J042BA01 ,  5J042BA11 ,  5J042CA20 ,  5J042DA02 ,  5J042DA03
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM