特許
J-GLOBAL ID：201203080209829791

不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法

発明者：
甲斐 直樹

甲斐 直樹 について

, 
永嶋 賢史

永嶋 賢史 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2010-266982
公開番号（公開出願番号）：特開2012-119443
出願日： 2010年11月30日
公開日（公表日）： 2012年06月21日
要約：
【課題】隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。【解決手段】電極間絶縁膜7下において、埋め込み絶縁膜9が上下に分離されることで、ワード線方向DWに隣接する浮遊ゲート電極6間に空隙AG1が形成され、空隙AG1にて分離された上側の埋め込み絶縁膜9は電極間絶縁膜7下に積層し、下側の埋め込み絶縁膜9はトレンチ2内に配置する。【選択図】 図1
請求項（抜粋）：
半導体基板に設けられ、電極間絶縁膜を介して電荷蓄積層上に制御ゲート電極が設けられた複数のメモリセルと、 ワード線方向に隣接する前記電荷蓄積層間に設けられた空隙と、 前記電極間絶縁膜下に配置され、前記空隙にて上下に分離された絶縁膜とを備えることを特徴とする不揮発性半導体記憶装置。
IPC (10件)：
H01L 27/115 ,  H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 21/336 ,  H01L 27/10 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/76 ,  H01L 21/764
FI (6件)：
H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 481 ,  H01L29/58 G ,  H01L21/76 L ,  H01L21/76 A
Fターム (76件)：
4M104AA01 ,  4M104AA02 ,  4M104AA03 ,  4M104AA04 ,  4M104AA05 ,  4M104BB01 ,  4M104BB02 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104CC05 ,  4M104FF06 ,  4M104GG09 ,  4M104GG14 ,  4M104GG16 ,  5F032AA44 ,  5F032AA45 ,  5F032AA69 ,  5F032AA76 ,  5F032AA77 ,  5F032BA02 ,  5F032CA05 ,  5F032CA06 ,  5F032CA09 ,  5F032CA10 ,  5F032DA02 ,  5F032DA04 ,  5F032DA09 ,  5F032DA23 ,  5F032DA25 ,  5F032DA33 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP55 ,  5F083EP56 ,  5F083EP76 ,  5F083GA01 ,  5F083GA03 ,  5F083GA05 ,  5F083GA09 ,  5F083GA11 ,  5F083GA22 ,  5F083GA27 ,  5F083HA06 ,  5F083JA02 ,  5F083JA03 ,  5F083JA04 ,  5F083JA05 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083LA21 ,  5F083NA01 ,  5F083NA06 ,  5F083NA10 ,  5F083PR21 ,  5F083PR40 ,  5F083PR43 ,  5F083PR44 ,  5F083PR53 ,  5F083PR54 ,  5F083ZA03 ,  5F083ZA05 ,  5F101BA01 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD02 ,  5F101BD22 ,  5F101BD34 ,  5F101BD35 ,  5F101BF08 ,  5F101BH21
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM