特許
J-GLOBAL ID：201203093322142675

半導体装置およびその製造方法

発明者：
中野 佑紀

中野 佑紀 について

, 
中村 亮太

中村 亮太 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (3件)： 稲岡 耕作 ,  川崎 実夫 ,  京村 順二
公報種別：公開公報
出願番号（国際出願番号）：特願2011-101786
公開番号（公開出願番号）：特開2012-178536
出願日： 2011年04月28日
公開日（公表日）： 2012年09月13日
要約：
【課題】オフ時の絶縁破壊耐圧を向上させることができ、さらにチャネル特性を制御できる半導体装置およびその製造方法を提供すること。【解決手段】n+型のSiC基板5上に、ボディ領域12、ドリフト領域13およびソース領域14を有するn-型のSiCエピタキシャル層8を形成し、ソース領域14およびボディ領域12を貫通し、ドリフト領域13に達するゲートトレンチ15を形成する。このゲートトレンチ15には、ゲート絶縁膜22を介してゲート電極23を埋め込む。そして、格子状のゲートトレンチ15に沿ってゲート耐圧保持領域27を形成する。ゲート耐圧保持領域27は、ゲートトレンチ15の交差部17に形成された第1領域29と、ゲートトレンチ15の線状部16に形成された第2領域30とを一体的に含んでいる。【選択図】図2
請求項（抜粋）：
側壁および底壁が形成されたゲートトレンチを有するワイドバンドギャップ半導体からなる半導体層と、 前記ゲートトレンチの前記側壁および前記底壁上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜を介して前記半導体層に対向するように、前記ゲートトレンチに埋め込まれたゲート電極とを含み、 前記半導体層は、 前記半導体層の表面側に露出するように形成され、前記ゲートトレンチの前記側壁の一部を形成する第1導電型のソース領域と、 前記ソース領域に対して前記半導体層の裏面側に前記ソース領域に接するように形成され、前記ゲートトレンチの前記側壁の一部を形成する第2導電型のボディ領域と、 前記ボディ領域に対して前記半導体層の前記裏面側に前記ボディ領域に接するように形成され、前記ゲートトレンチの前記底壁を形成する第1導電型のドリフト領域と、 前記ゲートトレンチの一部の領域において、前記側壁と前記底壁とが交わる前記ゲートトレンチのエッジ部に選択的に形成された第2導電型の第1耐圧保持領域とを含む、半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 21/336 ,  H01L 29/12
FI (10件)：
H01L29/78 652J ,  H01L29/78 652S ,  H01L29/78 653A ,  H01L29/78 652C ,  H01L29/78 652H ,  H01L29/78 652M ,  H01L29/78 658G ,  H01L29/78 658A ,  H01L29/78 652D ,  H01L29/78 652T
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM