特許
J-GLOBAL ID:201303002407726694
厚膜レジストの現像方法、及び半導体デバイスの製造方法
発明者:
出願人/特許権者:
代理人 (6件):
志賀 正武
, 高橋 詔男
, 渡邊 隆
, 鈴木 三義
, 西 和哉
, 村山 靖彦
公報種別:公開公報
出願番号(国際出願番号):特願2011-191699
公開番号(公開出願番号):特開2013-055192
出願日: 2011年09月02日
公開日(公表日): 2013年03月21日
要約:
【課題】生産性を低下させることなく、基板の外周部にレジスト残渣が発生することを抑制可能な厚膜レジストの現像方法、及び半導体デバイスの製造方法を提供する。【解決手段】回路素子層の上面に、厚膜レジストを形成する工程と、厚膜レジストを露光する工程と、露光後に、30〜50rpmの範囲内の一定の回転速度で炭化珪素基板を回転させながら、厚膜レジストの上方から現像液を供給することで、厚膜レジストの上面に現像液よりなるパドルを形成し、該パドルにより厚膜レジストを現像して、厚膜レジストに回路素子層の上面を露出する開口部を形成する工程と、を有する。【選択図】なし
請求項(抜粋):
基板上に設けられた層の上面に形成された厚膜レジストを露光後に現像する厚膜レジストの現像方法であって、
前記層の上面に、前記厚膜レジストを形成する工程と、
前記厚膜レジストを露光する工程と、
前記露光後に、30〜50rpmの範囲内の一定の回転速度で前記基板を回転させながら、前記厚膜レジストの上方から現像液を供給することで、前記厚膜レジストの上面に前記現像液よりなるパドルを形成し、該パドルにより前記厚膜レジストを現像して、前記厚膜レジストに前記層の上面を露出する開口部を形成する工程と、
を含むことを特徴とする厚膜レジストの現像方法。
IPC (10件):
H01L 21/027
, G03F 7/30
, G03F 7/095
, G03F 7/004
, G03F 7/26
, H01L 21/320
, H01L 21/768
, H01L 23/532
, H01L 23/522
, H01L 21/60
FI (10件):
H01L21/30 569C
, H01L21/30 564D
, G03F7/30
, G03F7/095
, G03F7/004 515
, G03F7/26 513
, H01L21/88 G
, H01L21/88 N
, H01L21/88 T
, H01L21/60 301P
Fターム (35件):
2H096AA25
, 2H096BA09
, 2H096FA01
, 2H096FA02
, 2H096GA30
, 2H096HA01
, 2H096HA28
, 2H096JA07
, 2H125CC03
, 2H125CD15P
, 2H125CD20P
, 2H125CD31
, 2H125DA12
, 2H125EA05N
, 2H125FA22
, 5F033GG01
, 5F033HH08
, 5F033PP19
, 5F033QQ00
, 5F033QQ01
, 5F033QQ26
, 5F033QQ29
, 5F033QQ42
, 5F033QQ74
, 5F033VV07
, 5F033WW00
, 5F033WW02
, 5F033WW10
, 5F033XX00
, 5F033XX22
, 5F044AA14
, 5F044EE21
, 5F146JA09
, 5F146LA03
, 5F146LA14
引用特許: